TDW PIG-SIGâ NI非插入式清管指示器是一个计算机化的电子设备，它用来无损探测管道内配备有一个永久磁铁或一个磁性发射器的清管器。PIG-SIG NI指示器通过位于底部或固定在管道上(附近)的专用天线来完成这个功能。如果有清管器通过时，这个天线就会发射信号给面板上的计算机。一旦探测到清管器，通过的时间和日期将被永久记录在PIG-SIG NI的存储器中，并且显示出来。除了最近一次清管器通过的时间和日期外，PIG-SIG NI同时记录先前9次的清管器通过的时间和日期。因此，操作人员可以在PIG-SIG NI用户界面上很快查找到最近10次清管器通过的信息。

PIG-SIG NI设计用两种不同的方法探测清管器的通过:永久磁铁和磁性发射器。每种方法都有各自的优点。下面我们将具体讨论。

PIG-SIG NI可以探测固定在清管器上的永久磁铁。这种用途的磁铁必须从TDW公司购买。磁铁有3种尺寸;适用于14"以下清管器、16"-30"清管器和30"以上清管器。永久磁铁尺寸较小、功能强、而且相对便宜;并且不需要电池，而电池要求充电和维护。但是，使用永久磁铁来探测清管器通过至少有一个缺点:如果清管器被卡在管道中，因为它是一个静态磁场所以不容易找到。如果您认为清管器有可能被卡在管道中，推荐您使用一个动态的发射器(将在下面讨论)。它不仅能够激活您的PIG-SIG NI装置，而且它可在清管器卡在管道里时，很快找到清管器位置。定位发射器，TDW推荐使用TracMaster清管器定位和跟踪系统。

早在2007年上半年PCI-E 2.0版规范刚刚公布的时候，PCI Express技术标准组织PCI-SIG就准备用两年多的时间将其快速进化到第三代，但是谁也没想到PCI-E 3.0的酝酿过程会如此一波三折，直到今天才终于修成正果。

PCI-SIG主席兼总裁几乎泪流满面:"PCI-SIG始终致力于I/O创新，我们也很骄傲地向我们的成员发布PCI-E 3.0规范。PCI-E 3.0架构从细节上对前两代PCI-E规范进行了极大地改进，为我们的成员在各自领域继续创新提供了所必需的性能和功能。"

在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后，PCI-E 3.0规范将数据传输率提升到8GHz|8GT/s(最初也预想过10GHz)，并保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5GHz、5GHz信号机制。基于此，PCI-E 3.0架构单信道(x1)单向带宽即可接近1GB/s，十六信道(x16)双向带宽更是可达32GB/s。

PCI-E 3.0同时还特别增加了128b/130b解码机制，可以确保几乎100%的传输效率，相比此前版本的8b/10b机制提升了25%，从而促成了传输带宽的翻番，延续了PCI-E规范的一贯传统。

新规范在信号和软件层的其他增强之处还有数据复用指示、原子操作、动态电源调整机制、延迟容许报告、宽松传输排序、基地址寄存器(BAR)大小调整、I/O页面错误等等，从而全方位提升平台效率、软件模型弹性、架构伸缩性。

PCI-E 3.0规范完整文档现已向PCI-SIG组织成员公布其中详细描述了PCI-E架构、互联属性、结构管理、编程接口等等，但没有公开发表。另外，intel X79高端芯片组经已完整支持pci-e3.0规格，AMD最新架构旗舰显卡AMD Radeon 7970，以及其他采用pci-e 3.0规格的显卡将于2012年陆续发布。

AMD和HP将改进PCI Express 3.0规范

AMD和惠普公司的专家日前为PCI Express 3.0开发了两个新的扩展功能规范，藉由这两项新规范，除了可以降低相关微电路成本外还可以增加对多协议的支持，并且可以降低设备对中央处理器的访问频率。

开发人员希望他们的提案能够被发布的PCI-E 3.0规范所采纳。上述两个扩展功能并不互相依赖，它们主要应用于内置系统或高速系统的图形应用。第一个扩展功能被称为多路复用协议，它利用板卡上的一系列模块，实现PCI-E和其他7种不同的协议之间的动态切换。利用该功能，我们可以构建这样一个解决方案:通过PCI-E接口，处理器和显卡通过QPI(Quick Path Interconnect)或者HT(Hyper Transport)连接。

第二个扩展功能被称为轻信息，它允许协处理器及外围设备在存储系统的支持下，通过PCI-E接口互相通信，而不必再经过中央处理器。例如，以太网交换机可以不通过中央处理器而独立的编码和解码数据。

另外，这两项扩展功能适用于工作频率为2.5GHz、5GHz和8GHz版本的PCI-E规范。

PCI-E 3.0规范向下兼容PCI-E 2.0和PCI-E 1.0，最高传输速度可达32GB/s，有望在2010年出现相关产品。

PCI Express 2.0和PCI Express16的区别

PCI-E 2.0相对于1.0来说，的确是名副其实的双倍规格:

带宽翻倍:将单通道PCI-E X1的带宽提高到了500MB/s，也就是双向1GB/s;

通道翻倍:显卡接口标准升级到PCI-E X32，带宽可达32GB/s;

插槽翻倍:芯片组/主板默认应该拥有两条PCI-E X32插槽;

功率翻倍:目前PCI-E插槽所能提供的电力最高为75W，2.0版本可能会提高至200W以上，还不确定中。

PCI-Express是当前主流的总线和接口标准，它原来的名称为"3GIO"，是由Intel提出的，很明显Intel的意思是它代表着下一代I/O 接口标准。交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为"PCI-Express"。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。1990年引进PCI总线接口时，由于其具有处理器独立性、缓冲隔绝以及总线控制和随插即用等机制及特性，不久之后便一举统一了包含ISA、VESA、VL BUS、EISA以及MCA等总线规格，成为个人计算机中的总线插槽主流。

不过其运作频率的进步不若中央处理器那般突飞猛进，因此在面对新一代的扩充卡及周边时，已经有力不从心的感觉，而共享式的设计，单一高速周边(如Gb以太网络或IEEE 1394b)可能就会将PCI的所有频宽吃光。虽然针对特定用途也有高频率或具备独立频宽的版本(如PCI-X和AGP)出现，但是成本的高昂以及使用上的限制，这些特殊规格PCI并没有成为通用标准。

于2007年1月通过的PCI Express 2.0标准，除了在维持与PCI Express 1.1版兼容性的前提下，对单一通道宽度倍增以外(由原先2.5Gbps提升至5Gbps)，并且在原有的特性之下加入了几项先进的功能，以期更为符合未来的需求。

I/O Vitualization-可应用于包括设备共享、地址转换服务(ATS)以及单/多处理器系统的单独规格。可提供给多部虚拟机器共享多种包含网卡等I/O设备，有助于系统管理者在开发以及管理上的方便性。

更强的安全保护机制-可允许软件来看至互连的封包路由，以防止被不良意图人士进行欺骗以及窃取封包数据，或者是对于数据进行假路由，在未来PCI Express 2.0规范中，这个特性将会被包含在芯片组、交换芯片以及多功能组件之中。

可自动调整的连结速度-当连结频宽或速率下降时，控制软件将会自动侦测并且对硬件进行通报，而自动对连结速度进行调整，动态配置PCI Express总线的信道。

更高的供电规格-未来高阶显示卡将会更为耗电，比如说NⅥDIA即将在11月发表的G80(代号)绘图卡，其耗电量可能高达300W左右，1.1版的PCI Express规范只能提供70W左右，完全不敷及未来高阶显示卡之用，因此在2.0版规范中，将供电能力大幅提升至300W左右。

PCI Express缆线连接规范-这是属于新的应用，就如同SATA连接规范中有一个eSATA的外部联机标准，缆线化的PCI Express可提供更为灵活的使用性，比如说计算机的网络、储存或显示组件就不必连接至计算机主机板上，只要透过缆线连结，显示周边与储存周边都可以拥有独立的电源以及配置空间。甚至也可以进行服务器之间的互连，达到丛集的目的。

除了以上所提到的以外，更为高速的PCI Express也可以提供整合型图形芯片对主存储器更高的读取速度，不过依照以往的经验，在这方面的改进对于整合型图形芯片的效能增长可能并不会很大，影响效能的主要因素还是在于绘图芯片本身的设计。

不过高速序列架构不仅只于PCI Express一家而已，类似架构的标准还有HyperTransport、Infiniband、RapidIO以及StarFabric等，这些竞争对手也都有各自庞大势力在支撑。除了背后势力以外，在技术上也不见得会输给PCI Express，比如说Infiniband、StarFabric可藉软件追踪拓朴结构变化，以实现热插拔功能，而HyperTransport及RapidIO则是可藉由减少封包大小来加快反应速度，相较起来，PCI Express则是显得较为中庸，延伸应用较少。

截至2006年底，PCI Express已经成为个人计算机主机板的标准，由于其完全透明的软件层设计让软硬件开发者可以在利用最少资源的情况下得到最好的效能表现，不仅成为高阶3D加速卡的指定连接方式，对消费者来说，也成为了效能表现的代名词。至于PCI Express在笔记型计算机上的延伸标准ExpressCard，虽然面世已有一段时间，但是在支持周边仍不够丰富的情况之下，仅少数笔记型计算机厂商具有较全面的支持。

1990年引进PCI总线接口时，由于其具有处理器独立性、缓冲隔绝以及总线控制和随插即用等机制及特性，不久之后便一举统一了包含ISA、VESA、VL BUS、EISA以及MCA等总线规格，成为个人计算机中的总线插槽主流。

不过其运作频率的进步不若中央处理器那般突飞猛进，因此在面对新一代的扩充卡及周边时，已经有力不从心的感觉，而共享式的设计，单一高速周边(如Gb以太网络或IEEE 1394b)可能就会将PCI的所有频宽吃光。虽然针对特定用途也有高频率或具备独立频宽的版本(如PCI-X和AGP)出现，但是成本的高昂以及使用上的限制，这些特殊规格PCI并没有成为通用标准。

为了因应下一代周边的I/O频宽需求，以及对于整体架构上的统一化设计，Intel结合各大IT厂商，制订出PCI-Express规格。PCI-Express架构中，包含了五个堆栈层，其中与过去PCI架构在软件层(加载储存架构以及平面地址空间)方面的兼容性，确保了现存应用程序与驱动程序不需要做出任何变革即可正常运作。而由于PCI-Express在设定组态上，也同样使用了过去应用在PCI上的随插即用标准机制。软件层以封包为基础的设计，并且藉由分割执行的通讯协议，产生可由执行曾传送至I/O装置的读取以及写入需求。而连结层则是为这些封包加入编号以及错误修正码，以求达到可靠的数据传输结果。至于在传输实体层方面，则是实作了包含一传输对以及一接收对的双重单通道，每个方向皆具备有2.5Gbps的初始速度，而且可以藉由增加讯号对，以行成多路径来线性扩展。以一个信道2.5Gbps的速度为传输基础，在实体曾提供了x1、x2、x4、x8、x16以及x32等代表信道数量以及路径宽度来表示其实际传输速度。