表面贴片封装是从引脚直插式封装发展而来的，主要优点是降低了PCB电路板设计的难度，同时它也大大降低了其本身的尺寸大小。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。表面贴片封装根据引脚所处的位置可分为：Single-ended(引脚在一面)、Dual(引脚在两边)、Quad(引脚在四边)、Bottom(引脚在下面)、BGA(引脚排成矩阵结构)及其他。

半导体封装测试Single-ended

此封装形式的特点是引脚全部在一边，而且引脚的数量通常比较少。它又可分为：导热型，像常用的功率三极管，只有三个引脚排成一排，其上面有一个大的散热片；COF是将芯片直接粘贴在柔性线路板上(现有的用Flip-Chip技术)，再经过塑料包封而成，它的特点是轻而且很薄，所以当前被广泛用在液晶显示器(LCD)上，以满足LCD分辨率增加的需要。其缺点一是Film的价格很贵，二是贴片机的价格也很贵。

半导体封装测试Dual

此封装形式的特点是引脚全部在两边，而且引脚的数量不算多。它的封装形式比较多，又可细分为SOT、SOP、SOJ、SSOP、HSOP及其他。

SOT系列主要有SOT-23、SOT-223、SOT25、SOT-26、SOT323、SOT-89等。当电子产品尺寸不断缩小时，其内部使用的半导体器件也必须变小，更小的半导体器件使得电子产品能够更小、更轻、更便携，相同尺寸包含的功能更多。SOT封装既大大降低了高度，又显著减小了PCB占用空间。

半导体封装测试小尺寸贴片封装SOP

飞利浦公司在上世纪70年代就开发出小尺寸贴片封装SOP，以后逐渐派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)及SOT(小外形晶体管)、SOIC(小外形集成电路)等。SOP引脚数在几十个之内。

半导体封装测试薄型小尺寸封装TSOP

它与SOP的最大区别在于其厚度很薄，只有1mm，是SOJ的1/3；由于外观轻薄且小，适合高频使用。它以较强的可操作性和较高的可靠性征服了业界，大部分的SDRAM内存芯片都是采用此TSOP封装方式。TSOP内存封装的外形呈长方形，且封装芯片的周围都有I/O引脚。在TSOP封装方式中，内存颗粒是通过芯片引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热相对困难。而且TSOP封装方式的内存在超过150MHz后，会有很大的信号干扰和电磁干扰。

半导体封装测试J形引脚小尺寸封装SOJ

引脚从封装主体两侧引出向下呈J字形，直接粘着在印刷电路板的表面，通常为塑料制品，多数用于DRAM和SRAM等内存LSI电路，但绝大部分是DRAM。用SOJ封装的DRAM器件很多都装配在SIMM上。引脚中心距1.27mm，引脚数从20至40不等。

半导体封装测试四边引脚扁平封装QFP

QFP是由SOP发展而来，其外形呈扁平状，引脚从四个侧面引出，呈海鸥翼(L)型，鸟翼形引脚端子的一端由封装本体引出，而另一端沿四边布置在同一平面上。它在印刷电路板(PWB)上不是靠引脚插入PWB的通孔中，所以不必在主板上打孔，而是采用SMT方式即通过焊料等贴附在PWB上，一般在主板表面上有设计好的相应管脚的焊点，将封装各脚对准相应的焊点，即可实现与主板的焊接。

因此，PWB两面可以形成不同的电路，采用整体回流焊等方式可使两面上搭载的全部元器件一次键合完成，便于自动化操作，实装的可靠性也有保证。这是最普遍采用的封装形式。

此种封装引脚之间距离很小、管脚很细，一般大规模或超大规模集成电路采用这种封装形式。其引脚数一般从几十到几百，而且其封装外形尺寸较小、寄生参数减小、适合高频应用。该封装主要适合用SMT表面安装技术在PCB上安装布线。

但是由于QFP的引线端子在四周布置，且伸出PKG之外，若引线间距过窄，引线过细，则端子难免在制造及实装过程中发生变形。当端子数超过几百个，端子间距等于或小于0.3mm时，要精确地搭载在电路图形上，并与其他电路组件一起采用再流焊一次完成实装，难度极大，致使价格剧增，而且还存在可靠性及成品率方面的问题。

采用J字型引线端子的PLCC等可以缓解一些矛盾，但不能从根本上解决QFP的上述问题。由QFP衍生出来的封装形式还有LCCC、PLCC以及TAB等。

此封装的基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分，当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚LSI封装。QFP封装的缺点是：当引脚中心距小于0.65mm时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP品种。

半导体封装测试塑料四边引脚扁平封装PQFP

芯片的四周均有引脚，其引脚数一般都在100以上，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用这种封装形式。用这种形式封装的芯片，必须采用表面安装设备技术(SMT)将芯片边上的引脚与主板焊接起来。PQFP封装适用于SMT表面安装技术在PCB上安装布线，适合高频使用，它具有操作方便、可靠性高、芯片面积与封装面积比值较小等优点。

带引脚的塑料芯片载体PLCC。它与LCC相似，只是引脚从封装的四个侧面引出，呈丁字形，是塑料制品。引脚中心距1.27mm，引脚数从18到84。J形引脚不易变形，比QFP容易操作，但焊接后的外观检查较为困难。它与LCC封装的区别仅在于前者用塑料，后者用陶瓷，但已经出现用陶瓷制作的J形引脚封装和用塑料制作的无引脚封装。

无引脚芯片载体LCC或四侧无引脚扁平封装QFN。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。由于无引脚，贴装占有面积比QFP小，高度比QFP低，它是高速和高频IC用封装。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解，因此电极触点难于做到QFP的引脚那样多，一般从14到100左右。材料有陶瓷和塑料两种，当有LCC标记时基本上都是陶瓷QFN，塑料QFN是以玻璃环氧树脂为基板基材的一种低成本封装。

半导体封装测试球型矩阵封装BGA

BGA封装经过十几年的发展已经进入实用化阶段，已成为最热门的封装。

随着集成电路技术的发展，对集成电路的封装要求越来越严格。这是因为封装关系到产品的性能，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的交调噪声"Cross-Talk Noise"现象，而且当IC的管脚数大于208脚时，传统的封装方式有其难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片皆转而使用BGA封装。BGA一出现便成为CPU、高引脚数封装的最佳选择。BGA封装的器件绝大多数用于手机、网络及通信设备、数码相机、微机、笔记本计算机、PAD和各类平板显示器等高档消费市场。

BGA封装的优点有：1.输入输出引脚数大大增加，而且引脚间距远大于QFP，加上它有与电路图形的自动对准功能，从而提高了组装成品率；2.虽然它的功耗增加，但能用可控塌陷芯片法焊接，它的电热性能从而得到了改善，对于集成度很高和功耗很大的芯片，采用陶瓷基板，并在外壳上安装微型排风扇散热，从而可达到电路的稳定可靠工作；3.封装本体厚度比普通QFP减少1/2以上，重量减轻3/4以上；4.寄生参数减小，信号传输延迟小，使用频率大大提高;5.组装可用共面焊接，可靠性高。

BGA封装的不足之处：BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为了减小翘曲，提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。

半导体封装测试小型球型矩阵封装Tiny-BGA

它与BGA封装的区别在于它减少了芯片的面积，可以看成是超小型的BGA封装，但它与BGA封装比却有三大进步：由于封装本体减小，可以提高印刷电路板的组装密集度；芯片与基板连接的路径更短，减小了电磁干扰的噪音，能适合更高的工作频率；具有更好的散热性能。

微型球型矩阵封装mBGA。它是BGA的改进版，封装本体呈正方形，占用面积更小、连接短、电气性能好、不易受干扰，所以这种封装会带来更好的散热及超频性能，但制造成本极高。

引脚插入式封装。此封装形式有引脚出来，并将引脚直接插入印刷电路板中，再由浸锡法进行波峰焊接，以实现电路连接和机械固定。由于引脚直径和间距都不能太细，故印刷电路板上的通孔直径、间距乃至布线都不能太细，而且它只用到印刷电路板的一面，从而难以实现高密度封装。它又可分为引脚在一端的封装形式(Single ended)、引脚在两端的封装形式(Double ended)和引脚矩阵封装(Pin Grid Array)。

引脚在一端的封装形式大概又可分为三极管的封装形式和单列直插封装形式。

典型的三极管引脚插入式封装形式有TO-92、TO-126、TO-220、TO-251、TO-263等，主要作用是信号放大和电源稳压。

半导体封装测试单列直插式封装SIP

引脚只从封装的一个侧面引出，排列成一条直线，引脚中心距通常为2.54mm，引脚数最多为二三十，当装配到印刷基板上时封装呈侧立状。其吸引人之处在于只占据很少的电路板面积，然而在某些体系中，封闭式的电路板限制了SIP封装的高度和应用，加上没有足够的引脚，性能不能令人满意。多数为定制产品，它的封装形状还有ZIP和SIPH。

引脚在两端的封装形式大概又可分为双列直插式封装、Z形双列直插式封装和收缩型双列直插式封装等。

半导体封装测试双列直插式封装DIP

绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的芯片有两排引脚，分布于两侧，且呈直线平行布置，引脚间距为2.54mm，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。此封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。它的封装结构形式有：多层陶瓷双列直插式DIP、单层陶瓷双列直插式DIP、引线框架式DIP等。此封装具有以下特点：

1.适合在印刷电路板(PCB)上穿孔焊接，操作方便。2.芯片面积与封装面积之间的比值较大，故体积也较大。3.除其外形尺寸及引脚数之外，并无其他特殊要求。带散热片的双列直插式封装DIPH主要是为功耗大于2W的器件增加的。

半导体封装测试Z形双列直插式封装ZIP

它与DIP并无实质区别，只是引脚呈Z状排列，其目的是为了增加引脚的数量，而引脚的间距仍为2.54mm。陶瓷Z形双列直插式封装CZIP与ZIP外形一样，只是用陶瓷材料封装。

收缩型双列直插式封装SKDIP。形状与DIP相同，但引脚中心距为1.778mm小于DIP(2.54mm)，引脚数一般不超过100，材料有陶瓷和塑料两种。

半导体封装测试引脚矩阵封装PGA

它是在DIP的基础上，为适应高速度、多引脚化(提高组装密度)而出现的。此封装其引脚不是单排或双排，而是在整个平面呈矩阵排布，在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，与DIP相比，在不增加引脚间距的情况下，可以按近似平方的关系提高引脚数。根据引脚数目的多少，可以围成2圈-5圈，其引脚的间距为2.54mm，引脚数量从几十到几百。

PGA封装具有以下特点：1.插拔操作更方便，可靠性高;2.可适应更高的频率;3.如采用导热性良好的陶瓷基板，还可适应高速度、大功率器件要求;4.由于此封装具有向外伸出的引脚，一般采用插入式安装而不宜采用表面安装;5.如用陶瓷基板，价格又相对较高，因此多用于较为特殊的用途。它又分为陈列引脚型和表面贴装型两种。

半导体封装测试陈列引脚型PGA

是插装型封装，其底面的垂直引脚呈陈列状排列。封装材料基本上都采用多层陶瓷基板(在未专门表示出材料名称的情况下，多数为陶瓷PGA)，用于高速大规模逻辑LSI电路，成本较高。引脚中心距通常为2.54mm，引脚数从几十到500左右，引脚长约3.4mm。为了降低成本，封装基材可用玻璃环氧树脂印刷基板代替，也有64～256引脚的塑料PGA。

半导体封装测试表面贴装型PGA

在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作小一些，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装形式。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数，以多层陶瓷基材制作的封装已经实用化。

有机管引脚矩阵式封装OPGA。这种封装的基底使用的是玻璃纤维，类似印刷电路板上的材料。此种封装方式可以降低阻抗和封装成本。

半导体封装测试过程

封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。

半导体封装测试形式

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是第三次革新的产物，其目的就是将封装面积减到最小。

半导体封装测试芯片级封装CSP

几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。

人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。

CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。

半导体封装测试多芯片模块MCM

20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。

多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。

半导体封装测试WLCSP

此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：首先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频率，最大容量可达1GB，所以它号称是未来封装的主流。它的不足之处是芯片得不到足够的保护。

按材料分类的半导体封装形式

半导体封装测试金属封装

由于该种封装尺寸严格、精度高、金属零件便于大量生产，故其价格低、性能优良、封装工艺容易灵活，被广泛应用于晶体管和混合集成电路如振荡器、放大器、交直流转换器、滤波器、继电器等等产品上，许多微型封装及多芯片模块(MCM)也采用此金属封装。

半导体封装测试陶瓷封装

陶瓷封装的许多用途具有不可替代的功能，特别是集成电路组件工作频率的提高，信号传送速度的加快和芯片功耗的增加，需要选择低电阻率的布线导体材料及低介电常数、高导电率的绝缘材料等。

半导体封装测试金属-陶瓷封装

它是以传统多层陶瓷工艺为基础，以金属和陶瓷材料为框架而发展起来的。最大特征是高频特性好、噪音低而被用于微波功率器件。金属-陶瓷封装的种类有分立器件封装，包括同轴型和带线型；单片微波集成电路(MMIC)封装，包括载体型、多层陶瓷型和金属框架-陶瓷绝缘型。

半导体封装测试塑料封装

塑料封装由于其成本低廉、工艺简单，并适于大批量生产，因而具有极强的生命力，自诞生起发展得越来越快，在封装中所占的份额越来越大。塑料封装在全世界范围内占集成电路市场的95%以上。塑料封装的种类有分立器件封装，包括A型和F型；集成电路封装包括SOP、DIP、QFP和BGA等等。