选择特殊符号

Ф δ ° × # Ⅱ Ⅲ ½ ¼

选择搜索类型

市场价信息价参考价询价供应商云知资讯文库百科

热门搜索

造价通

请输入搜索

首页 > 百科 > 电气百科

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）

《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）》是2014年9月1日电子工业出版社出版的图书，作者是陈兰兵。

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）基本信息

书名Cadence高速电路设计——Allegro SigritySI/PI/EMI设计指南（含CD光盘1张）
作者陈兰兵
出版社电子工业出版社
出版时间2014年9月1日 [1]
页数492 页
定价79 元
开本16 开
ISBN978-7-121-24114-7

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）内容提要

《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法，并结合实例，详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时，在常见的数字信号高速电路设计方面，《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》详细介绍了同步系统、DDRx（源同步系统）和高速串行传输的特点，以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》还介绍了常用的信号完整性和电源完整性的相关测试手段及方法，简要介绍了从芯片、封装到电路板的系统级仿真设计方法。 《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》特点是理论和实例相结合，并且基于Cadence Allegro Sigrity 的设计平台，使读者可以在软件的实际操作过程中，理解各方面的高速电路设计理念，同时熟悉仿真工具和分析流程，发现相关的问题并运用类似的设计、仿真方法去解决。 《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》适合从事芯片、封装、电路板设计及数字电路硬件设计的人员参考学习。

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）造价信息

市场价
信息价
询价

高速球

规格型号：
DB-D6000S/S型高速球（6寸）
价格行情：
材料单位：
台
材料品牌：
材料税率：
13%
供应商：
广州东本电子科技有限公司华中经销
报价时间：
2022-12-08

查看价格

高速球

规格型号：
DB-D6000V/V型高速球（6寸）
价格行情：
材料单位：
台
材料品牌：
材料税率：
13%
供应商：
广州东本电子科技有限公司华中经销
报价时间：
2022-12-08

查看价格

高速球

规格型号：
DB-D6000N/N型高速球（6寸）
价格行情：
材料单位：
台
材料品牌：
材料税率：
13%
供应商：
广州东本电子科技有限公司华中经销
报价时间：
2022-12-08

查看价格

高速球

规格型号：
DB-D6000P/P型高速球（6寸）
价格行情：
材料单位：
台
材料品牌：
材料税率：
13%
供应商：
广州东本电子科技有限公司华中经销
报价时间：
2022-12-08

查看价格

高速球

规格型号：
DB-8130LS DB-NSR/智能型红外高速球（不带机芯）130米
价格行情：
材料单位：
台
材料品牌：
材料税率：
13%
供应商：
广州东本电子科技有限公司华中经销
报价时间：
2022-12-08

查看价格

单电视

规格型号：
价格行情：
材料单位：
个
材料税率：
地区时间：
云浮市罗定市2021年4季度信息价
所属行业：
建筑工程
备注说明：

查看价格

双电视

规格型号：
价格行情：
材料单位：
个
材料税率：
地区时间：
云浮市罗定市2021年4季度信息价
所属行业：
建筑工程
备注说明：

查看价格

单电视

规格型号：
价格行情：
材料单位：
个
材料税率：
地区时间：
云浮市罗定市2021年4季度信息价
所属行业：
建筑工程
备注说明：

查看价格

双电视

规格型号：
价格行情：
材料单位：
个
材料税率：
地区时间：
云浮市罗定市2016年3季度信息价
所属行业：
建筑工程
备注说明：

查看价格

双电视

规格型号：
价格行情：
材料单位：
个
材料税率：
地区时间：
云浮市罗定市2016年1季度信息价
所属行业：
建筑工程
备注说明：

查看价格

UI设计

规格型号：
品牌:GNG;型号:定制开发界面设计、交互设计
需求量：
1套
报价数：
1
材料品牌：
材料档次：
中档
费用说明：
不含税费 | 不含运费
询价时间：
2019-10-08

查看价格

UI设计

规格型号：
品牌:GNG;型号:定制开发界面设计、交互设计
需求量：
1套
报价数：
1
材料品牌：
GNG
材料档次：
中高档
费用说明：
不含税费 | 含运费
询价时间：
2019-09-30

查看价格

雕塑设计

规格型号：
雕塑设计
需求量：
14.4m²
报价数：
3
材料品牌：
材料档次：
中高档
费用说明：
不含税费 | 含运费
询价时间：
2021-09-28

查看价格

景观设计

规格型号：
视频景观设计
需求量：
120秒
报价数：
3
材料品牌：
材料档次：
中高档
费用说明：
不含税费 | 含运费
询价时间：
2020-07-06

查看价格

箱体设计定制

规格型号：
箱体设计定制安装
需求量：
1套
报价数：
3
材料品牌：
定制
材料档次：
中档
费用说明：
含税费 | 含运费
询价时间：
2021-10-19

查看价格

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）目录

第1 章信号完整性基础........... 1 1.1 信号完整性问题... 2 1.1.1 什么是信号完整性..... 2 1.1.2 数字信号的时域和频域............... 2 1.1.3 信号的质量................. 6 1.2 信号完整性分析的传输线理论............. 10 1.2.1 传输线的定义........... 10 1.2.2 传输线理论基础与特征阻抗......11 1.2.3 无损耗传输线模型... 12 1.2.4 有损耗传输线模型... 13 1.2.5 微带线和带状线....... 15 1.2.6 S 参数简介................ 17 1.2.7 电磁场求解方法简介................. 19 1.3 传输线分析......... 22 1.3.1 反射......... 22 1.3.2 码间干扰. 27 1.3.3 传输线与串扰........... 28 1.3.4 同步开关噪声........... 34 1.4 信号质量控制..... 35 1.4.1 阻抗匹配. 35 1.4.2 差分线阻抗和差分线阻抗匹配. 39 1.4.3 走线拓扑. 45 1.5 信号完整性分析所用器件模型简介................ 48 1.6 信号完整性仿真分析........... 51 1.6.1 传输线阻抗与反射分析............. 52 1.6.2 匹配和传输线层叠结构............. 57 1.6.3 多负载菊花链........... 59 1.6.4 串扰......... 60 1.6.5 DDR3 信号质量问题及仿真解决案例........ 61 1.6.6 走线阻抗/耦合检查.. 67 参考文献................. 73 第2 章电源完整性设计原理与仿真分析......... 74 2.1 电源完整性基本原理........... 74 2.1.1 电源噪声形成机理及危害......... 75 2.1.2 电源分配系统构成部件............. 81 2.1.3 去耦电容特性........... 82 2.1.4 VRM 模块................. 89 2.1.5 电源/地平面.............. 92 2.1.6 PDN 的频域分析...... 95 2.1.7 时域分析方法......... 100 2.1.8 直流压降与通流问题............... 104 2.1.9 电热混合仿真......... 108 2.2 电源分配网络交流分析......112 2.2.1 板级电源完整性设计分析工具及案例.......112 2.2.2 板级电源阻抗分析..115 2.2.3 平面谐振分析......... 121 2.2.4 利用SPEED2000 进行时域电源噪声分析................. 124 2.3 电源分配网络去耦电容优化............... 127 2.3.1 去耦电容的回路电感............... 127 2.3.2 优化方案示例——成本最低.... 129 2.3.3 早期去耦方案规划. 132 2.3.4 去耦方案What-if 分析............. 137 2.4 电源分配网络直流分析..... 138 2.4.1 直流仿真分析......... 139 2.4.2 电热混合仿真分析. 145 2.5 用Allegro Sigrity PI Base 进行电源设计和分析.. 149 2.5.1 直流设计和分析..... 149 2.5.2 规则驱动的去耦电容设计方法................. 153 参考文献........ 156 第3 章高速时钟同步系统设计 157 3.1 共同时钟系统原理介绍..... 157 3.1.1 共同时钟系统工作原理........... 157 3.1.2 时序参数................. 158 3.1.3 共同时钟系统时序分析........... 163 3.2 用SigXplorer 进行共同时钟系统时序仿真.......... 166 3.2.1 飞行时间仿真分析. 167 3.2.2 计算时序裕量......... 172 3.2.3 保持时间时序裕量分析........... 173 参考文献............... 173 第4 章高速DDRx 总线系统设计........... 174 4.1 高速DDRx 总线概述......... 174 4.1.1 DDRx 发展简介...... 174 4.1.2 Bank、Rank 及内存模块......... 176 4.1.3 接口逻辑电平......... 178 4.1.4 片上端接ODT........ 181 4.1.5 Slew Rate Derating.. 185 4.1.6 Write Leveling ......... 187 4.1.7 DDR4 的VrefDQ Training ....... 188 4.2 源同步时钟、时序............. 188 4.2.1 什么是源同步时钟. 188 4.2.2 源同步时序计算方法............... 189 4.2.3 影响源同步时序的因素........... 194 4.3 DDRx 信号电源协同仿真和时序分析流程.......... 196 4.3.1 DDRx 接口信号的时序关系.... 196 4.3.2 使用SystemSI 进行DDR3 信号仿真和时序分析实例................ 197 4.4 DDRx 系统常见问题案例分析............ 228 4.4.1 DDR3 拓扑结构规划：Fly-by 拓扑还是T 拓扑........ 229 4.4.2 容性负载补偿......... 231 4.4.3 Fly-by 的Stub 评估 235 参考文献... 238 第5 章高速串行总线................. 239 5.1 常见高速串行总线标准一览............... 239 5.1.1 芯片到芯片的互连通信........... 240 5.1.2 通用外设连接总线标准——USB 3.0 总线/接口........ 246 5.1.3 存储媒介总线/接口 248 5.1.4 高清视频传输总线. 249 5.1.5 光纤、以太网高速串行总线... 252 5.2 高速串行通道之技术分析. 256 5.2.1 高速收发I/O 口...... 257 5.2.2 均衡器及预加重/去加重.......... 258 5.2.3 AMI 模型接口........ 263 5.2.4 码型编码及DC 平衡................ 263 5.2.5 判决指标：眼图分析、误码率、浴盆曲线................ 265 5.3 通道传输指标分析............. 267 5.3.1 通道混模S 参数分离............... 268 5.3.2 通道冲击响应......... 271 5.3.3 通道信噪比分析..... 272 5.3.4 通道储能特性分析（码间干扰ISI）........ 274 5.4 高速串行通道精细化建模. 276 5.4.1 过孔建模................. 276 5.4.2 特殊角度走线......... 281 5.4.3 长度（相位）偏差控制........... 285 XIV │ Cadence 高速电路设计——Allegro Sigrity SI/PI/EMI 设计指南 5.5 高速串行通道系统仿真案例............... 287 5.5.1 芯片封装及PCB 板上信号模型提取........ 288 5.5.2 建立信号链路拓扑. 295 5.5.3 时域通道分析......... 301 5.5.4 统计通道分析......... 303 5.6 高速串行通道系统设置调节............... 306 5.6.1 滤波电容效应......... 306 5.6.2 电源噪声注入有无影响分析... 307 5.6.3 电源噪声强弱影响扫描分析... 308 5.6.4 抖动和噪声影响扫描分析........311 5.7 高速串行通道工程实例..... 312 参考资料.... 316 第6 章电磁兼容设计原理和方法.... 317 6.1 EMC/EMI 概述. 317 6.1.1 电磁兼容的基本概念............... 317 6.1.2 电磁兼容相关标准概要........... 323 6.1.3 接地设计原理......... 324 6.1.4 屏蔽设计原理......... 326 6.1.5 滤波设计原理......... 328 6.2 板级和系统级EMC 设计基本方法..... 330 6.2.1 板级EMC 设计的重要性......... 330 6.2.2 板级EMC 与SI/PI 的关系...... 330 6.2.3 板级EMC 控制的常用方法..... 330 6.2.4 系统级EMC 设计基本方法..... 333 6.2.5 EMC 仿真算法简介 334 6.3 Cadence/Sigrity 仿真工具在EMI 分析中的应用.. 335 6.3.1 SI/PI/EMI 仿真分析工具介绍.. 335 6.3.2 Cadence 的EMI 仿真分析实例................. 336 6.3.3 SPEED2000 在EMI 仿真中的应用.......... 338 6.3.4 PowerSI 在EMI 仿真中的应用................. 348 6.3.5 OptimizePI 在EMI 仿真中的应用............. 352 参考文献.............. 358 第7 章信号完整性与电源完整性测试 359 7.1 10Gbps 以上数字系统中信号完整性测量综述.... 359 7.1.1 背景....... 359 7.1.2 10Gbps 以上高速背板测量...... 362 7.1.3 10Gbps 以上SerDes 信号品质测量........... 364 7.1.4 工业标准总线测试. 366 7.1.5 供电网络的测量..... 367 7.1.6 时钟测量................. 369 7.1.7 其他测试................. 369 7.1.8 小结....... 370 7.2 抖动测量........... 371 7.2.1 测量背景简介......... 371 7.2.2 抖动的定义及抖动与相位噪声、频率噪声的关系.... 371 7.2.3 周期抖动、周期间抖动和TIE 372 7.2.4 抖动成分的分解及各个抖动成分的特征及产生原因 373 7.2.5 使用浴盆曲线和双狄拉克模型预估总体抖动............ 379 7.2.6 高级抖动溯源分析方法........... 379 7.2.7 抖动传递函数及其测量........... 381 7.2.8 50fs 级参考时钟抖动的测量技术.............. 382 7.2.9 抖动测量仪器总结. 386 7.3 眼图测量............ 386 7.3.1 眼图概念................. 386 7.3.2 眼图模板................. 388 7.3.3 眼图测试对仪器的要求........... 389 7.3.4 眼图测试中的时钟恢复........... 390 7.3.5 眼图参数的定义..... 391 7.3.6 有问题眼图的调试. 395 7.4 PCB 阻抗测量... 397 7.4.1 PCB 阻抗测试方案及原理..... 397 7.4.2 TDR 测量仪器系统的校准...... 404 7.4.3 TDR 分辨率的概念 406 7.4.4 PCB 阻抗测量操作流程........... 407 7.4.5 TDR 测量仪器静电防护.......... 416 7.4.6 对TDR 测量的其他说明......... 419 7.5 电源完整性测量................. 422 7.5.1 电源完整性测量对象和测量内容............. 422 7.5.2 电源纹波和噪声测量............... 422 7.5.3 PDN 输出阻抗和传输阻抗测量................ 424 7.5.4 消除电缆屏蔽层环路误差....... 425 7.5.5 校准过程和参考件. 427 7.5.6 电路板系统级PDN 测量......... 428 7.5.7 小结....... 430 7.6 DDR 总线一致性测量........ 430 7.6.1 工业标准总线一致性测量概述................. 430 7.6.2 DDR 总线概览........ 433 7.6.3 DDR 时钟总线的一致性测试.. 433 7.6.4 DDR 地址、命令总线的一致性测试........ 435 7.6.5 DDR 数据总线的一致性测试.. 436 7.6.6 DDR 总线一致性测试对示波器带宽的要求.............. 439 7.6.7 自动化一致性测试. 440 7.6.8 DDR 一致性测试探测和夹具.. 441 7.6.9 小结....... 441 7.7 参考文献.......... 441 第8 章芯片级全流程仿真分析........ 444 8.1 芯片级全流程仿真的意义. 444 8.2 芯片级系统仿真的要点..... 445 8.3 模型的准备....... 447 8.3.1 晶体管模型和IBIS 模型.......... 447 8.3.2 芯片金属层模型..... 448 8.3.3 封装模型................. 454 8.3.4 PCB 模型................. 458 8.4 并行总线和串行信道的仿真............... 458 8.4.1 并行总线仿真......... 458 8.4.2 信道仿真................. 460 8.5 芯片封装PCB 的电源完整性.............. 460 8.5.1 芯片-封装-PCB 的直流压降.... 463 8.5.2 芯片-封装-PCB 的交流阻抗分析.............. 466 8.6 芯片-封装-PCB 热设计...... 466 参考文献......... 475

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）内容简介

《Cadence高速电路设计——AllegroSigrity SI/PI/EMI设计指南》主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法，并结合实例，详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时，在常见的数字信号高速电路设计方面，《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》详细介绍了同步系统、DDRx（源同步系统）和高速串行传输的特点，以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》还介绍了常用的信号完整性和电源完整性的相关测试手段及方法，简要介绍了从芯片、封装到电路板的系统级仿真设计方法。 《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》特点是理论和实例相结合，并且基于Cadence Allegro Sigrity 的设计平台，使读者可以在软件的实际操作过程中，理解各方面的高速电路设计理念，同时熟悉仿真工具和分析流程，发现相关的问题并运用类似的设计、仿真方法去解决。 《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》适合从事芯片、封装、电路板设计及数字电路硬件设计的人员参考学习。

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）常见问题

LED电路设计？

两组灯电路结构一模一样的话，就是坏了，电路问题，灯问题；如果电路结构是串联的并联的不一样，或者灯色不一样（开启电压不一样），也会出现此现象，认真看看什么情况；
dvd光盘刻录cd光盘怎么操作？

用DVD刻录cd音盘是不可能的，因为DVD数据跟VCD，cd数据等不一样，你只能用DVD光盘刻录DVD的影音格式的演唱会，MTV，电影，或者是DVD的MP3格式的音乐。
家用ktv电路设计

只要不设在隔音棉里面，其他的跟普通装修一样

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）版权信息

电子设计自动化丛书 Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张） 陈兰兵主编 ISBN 978-7-121-24114-7 2014年9月出版 定价：79.00元 492页 16开

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）前言

随着大数据时代的来临和云计算的兴起，“处理速度要求快，时效性要求高”是大数据区分于传统数据最显著的特征。如何实现高效传输，以及如何处理如此海量的数据，让这头笨重的大象舞动起来，这对人类的数据驾驭能力提出了新的挑战，也迫使我们不断努力来提高高速电路设计的能力。 高速电路设计是一门综合学科，包括信号完整性与电源完整性设计、EMI/EMC 设计，以及供电系统与热设计等，涉及集成电路与封装设计、硬件原理图与PCB 设计、结构设计及制造工艺和测试的每一个环节。回顾中国高速电路设计的历史，从最初的简单依赖经验规则设计到严格的工程设计规范；从简单的信号完整性仿真到SI/PI 的协同仿真；从单板的高速电路设计到芯片/封装/电路板及多板的协同系统设计；从第一块1.25Gbps 高速背板设计到现在的25Gbps/56Gbps 系统设计；从Dr. Johnson 的红宝书和到处拜师学艺到IBIS 中国峰会和DesignCon；从简单的示波器阻抗测试到投资上千万的专业高速实验室；从最初购买EDA 仿真工具获取新技术到本地工具研发团队的壮大，我们用了15 年就赶上了世界同行在高速印制电路和封装设计上的先进水平，无数同行为此付出了艰辛的努力。当然这一切离不开国内高速发展的宏观背景和本土以通信行业为代表的迅速崛起。相信在国内大力发展集成电路产业的大环境下，国内高速集成电路设计的水平也会随着本土的迫切需求成为一个关键环节而得到快速发展；同时随着超高速电路的发展，高速电路设计的核心环节也将从印制电路板、封装设计转移到集成电路设计环节，这对我们这些同行是一次新的挑战，也是赶上国际先进水平的又一个契机。 本书通过组织业内专家的编写和经验方法分享、实例剖析，并基于Cadence Allegro Sigrity最新发布的分析平台，详细介绍了以印制电路板设计为基础的高速电路设计的各个环节，以及Sigrity 所有相关工具的具体操作流程和步骤；同时介绍了芯片、封装、印制电路板的协同系统设计方法；也涵盖了当今主要的高速测试技术和测试方法。本书可用于一般电子工程师进行高速电路设计的启蒙和提升，也可供广大SI/PI/EMI 设计工程师参考。在此特别对Cadence和参与此书编写的同行专家的大力支持表示衷心的感谢！ 陈兰兵 2014 年8 月2100433B

Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南（含CD光盘1张）文献

allegro覆铜设计指南1

allegro覆铜设计指南1

allegro覆铜设计指南1

格式：pdf

大小：995KB

页数： 8页

Allegro 覆铜设计指南时间拟制人修订版本备注 2012/3/7 Ma.chong Wang.peng V16.5 主要内容：一、概述二、覆铜基本概念三、覆铜参数设置四、创建铜皮五、分割铜皮一、概述所谓覆铜，就是将 PCB 上闲置的空间作为基准面，然后用固体铜填充。覆铜的意义在于减小地线阻抗，提高抗干扰能力，降低压降，提高电源效率。本文对 Allegro 中的覆铜设计做一个系统介绍，主要内容包括：覆铜的基本概念；覆铜参数的设置；创建铜皮；分割铜皮。二、覆铜的基本概念 1．正片和负片铜皮有正片和负片之分：正片：在底片中表现为所见即所得，黑色区域为铜填充区，白色区域为过孔和焊盘。采用正片覆铜，创建焊盘时不需要考虑热风焊盘（ Thermal Relief ）。负片：与正片相反，黑色区域为过孔和焊盘，白色区域为铜填充区。采用负片覆铜，

在线阅读立即下载

高速液晶光阀驱动电路设计

高速液晶光阀驱动电路设计

高速液晶光阀驱动电路设计

格式：pdf

大小：995KB

页数： 4页

为了提高PDLC液晶光阀的响应速度,需要对液晶光阀进行高速电路驱动。文章通过大量电路试验分析证明,提出一种单臂半H桥的驱动方法,它有效地减小了PDLC液晶光阀驱动RC的充放电时间,实现其高速驱动。

在线阅读立即下载

高速电路设计与仿真分析：Cadence实例设计详解内容简介

电路设计，尤其是现代高速电路系统的设计，是一个随着电子技术的发展而日新月异的工作，具有很强的趣味性，也具有相当的挑战性。《高速电路设计与仿真分析：Cadence实例设计详解》的目的是要使电子系统设计工程师们能够更好地掌握高速电路系统设计的方法和技巧，跟上行业发展要求。因此，《高速电路设计与仿真分析：Cadence实例设计详解》由简到难、由理论到实践讲述了如何使用Cadence工具进行高速电路系统设计，以及利用仿真分析对设计进行指导和验证。　《高速电路设计与仿真分析：Cadence实例设计详解》定位于那些希望挑战高速电路系统设计的工程师，他们应该已经具备了相应的电子系统设计的基本知识和技能。

详解AltiumDesigner电路设计（含DVD光盘1张）内容简介

本书以最新的Altium Designer 13为平台，详细讲解了Altium Designer 13电路设计的各种基本操作方法与技巧。全书分为12章，内容包含Altium Designer 13概述、电路原理图环境设置、介绍电路原理图的绘制、原理图高级编辑、层次原理图的设计、印制电路板的环境设置、印制电路板的设计、电路板高级编辑、电路仿真、信号完整性分析、绘制元器件、可编程逻辑器件设计等。随书配送的多功能学习光盘包含全书实例的源文件素材和全部实例操作动画的同步讲解AVI文件。

Cadence高速PCB设计简介

《 Cadence高速PCB设计》是清华大学出版社出版的一本图书。 本书系统讲述如何使用Cadence Allegro软件设计高阶手机线路板，从Allegro的使用方法开始，逐步深入讲解手机的硬件架构和设计。本书分为两篇，开发基础篇（第1~9章）详细介绍Cadence Allergo软件的使用及手机线路板的重要组成部分，包括元件库管理、Padstack建立及PCB的详细操作，从手机的硬件框架和机构器件开始，引入手机线路板设计；实战操作篇（第10~13章）逐步讲解一个手机线路板设计的实战案例，以及EDA工程师如何处理生产中遇到的问题，如何根据仿真报告来调整走线等，助力读者快速上手PCB设计。本书面向PCB设计的初学者，对手机线路板设计感兴趣的各类工程技术人员，也可作为相关培训机构的参考用书。 目录 开发基础篇 第1章概述 1.1手机组成介绍 1.1.1功能机 1.1.2智能机 1.1.3手机的电子料和结构料 1.2手机硬件功能介绍 1.2.14G通信模块 1.2.2蓝牙(BT)功能 1.2.3指纹功能 1.2.4定位系统 1.2.5WiFi介绍 1.2.6NFC介绍 1.2.7FM介绍 1.2.8红外(IR)介绍 1.2.9无线充电介绍 1.3各种传感器介绍 1.3.1磁场传感器(Msensor) 1.3.2重力加速度传感器(Gsensor) 1.3.3陀螺仪传感器(Gyrosensor) 1.3.4距离传感器(Dsensor) 1.3.5光线传感器(Lsensor) 1.3.6气压传感器(Psensor) 1.3.7温度传感器(Tsensor) 1.3.8霍尔开关(Hall Switch) 1.4其他结构件介绍 1.4.1屏蔽罩(Shielding Case) 1.4.2SIM卡座(SIM Socket) 1.4.3SD卡座(SD Socket) 1.4.4LCD模组(LCM) 1.4.5摄像头(Camera) 1.4.6按键(Key) 1.4.7数据接口(USB) 1.4.8扬声器(Speaker) 1.4.9话筒(MIC) 1.4.10发动机(MOT) 1.4.11听筒(REC) 1.4.12音频接口(Audio Jack) 1.5小结 1.6习题 第2章手机平台发展及EDA介绍 2.1手机网络介绍 2.1.11G时代——频分多址(FDMA) 2.1.22G时代——时分多址(TDMA) 2.1.33G时代——码分多址(CDMA) 2.1.44G时代——增强LTE(LTEA) 2.1.55G时代——新空口(NR) 2.2手机芯片主要厂家介绍 2.2.1华为 2.2.2MTK 2.2.3高通 2.2.4苹果 2.2.5三星 2.2.6展讯 2.3EDA介绍 2.3.1初识线路板 2.3.2高阶板(HDI)介绍 2.3.3EDA简介 2.3.4设计软件介绍 2.3.5安装Cadence 16.6设计环境 2.4小结 2.5习题 第3章OrCAD使用介绍 3.1工程的建立和设置 3.1.1创建项目 3.1.2设置颜色和参数 3.1.3工程管理器使用 3.1.4新建页面 3.1.5复制其他项目页面 3.1.6删除页面 3.2元器件库管理 3.2.1创建元器件库 3.2.2添加和删除元器件库 3.2.3创建Part 3.2.4创建异形Part 3.2.5Part属性管理 3.2.6创建分裂元器件 3.2.7Part的复制和删除 3.3原理图编辑 3.3.1页面重命名 3.3.2放置Part 3.3.3同页面建立互连 3.3.4不同页面建立互连 3.3.5总线的使用和命名 3.3.6放置地和电源 3.3.7Part的更新 3.3.8添加文本(Text) 3.3.9添加图形(Picture) 3.3.10批量更改Footprint的名字 3.4工程预览 3.4.1查询元器件位号 3.4.2查询网络 3.4.3其他查询 3.4.4统计引脚数量 3.5原理图输出 3.5.1DRC检查 3.5.2输出Netlist文件 3.5.3输出PDF文件 3.5.4输出元器件清单(BOM) 3.6小结 3.7习题 第4章Allegro 16.6使用介绍 4.1项目的建立和设置 4.1.1创建一个项目 4.1.2项目文件命名规则 4.1.3快捷键介绍 4.2PCB元器件库管理 4.2.1设置元器件库路径 4.2.2创建Padstack和命名规则 4.2.3创建Package symbol 4.2.4创建异形Shape symbol 4.2.5创建异形Package symbol 4.2.6新建Mechanical symbol 4.2.7建库向导 4.2.8其他 Symbol 4.2.9PCB库文件导出 4.3PCB文件操作 4.3.1工作界面介绍 4.3.2各种文件的扩展名介绍 4.3.3各层包含内容介绍 4.3.4图层添加和删除 4.3.5Move功能介绍 4.3.6Mirror功能介绍 4.3.7Change功能介绍 4.3.8其他Edit功能介绍 4.3.9导入结构图 4.3.10设置板层 4.3.11创建板框(Outline) 4.3.12创建元器件放置区(Package Keepin) 4.3.13创建允许走线区(Route Keepin) 4.3.14创建禁止走线区(Route Keepout) 4.3.15添加线(Line) 4.3.16添加文本(Text) 4.3.17查看属性 4.3.18查看间距 4.3.19导入原理图 4.4元器件布局(Placement) 4.4.1快速摆放元器件(Quickplace) 4.4.2手动摆放元器件(Manually) 4.4.3交换位置(Swap) 4.4.4布局规则介绍 4.4.5元器件移动(Move) 4.4.6元器件镜像(Mirror) 4.4.7设置Group 4.4.8鼠线(Rats)操作 4.4.9高亮(Highlight)功能 4.4.10去除高亮(Dehighlight)功能 4.4.11元器件锁定(Fix) 4.4.12元器件解锁(Unfix) 4.4.13元器件封装更新 4.4.14导出2D和3D文件 4.5走线规则(Router Rule)设置 4.5.1添加过孔(Via) 4.5.2设置线宽(Physical) 4.5.3设置线距(Spacing) 4.5.4设置区域规则(Region) 4.5.5建立Bus Class 4.5.6建立Pin Pair 4.5.7建立差分走线(Differential Pair) 4.5.8规则的输入和输出 4.5.9Tech文件 4.6走线(Router)介绍 4.6.1手动走线 4.6.2差分走线 4.6.3过孔编辑 4.6.4Slide功能介绍 4.6.5Delete功能介绍 4.6.6复用走线(SubDrawing)功能 4.6.7创建铜箔(Shape) 4.6.8Shape优先级设置 4.6.9合并Shape 4.6.10避空(Void)Shape 4.6.11Shape边界(Boundry)修改 4.6.12去除孤岛(Island)Shape 4.7走线检查 4.7.1DB Doctor使用 4.7.2DRC(Short)检查 4.7.3元器件完全放置 4.7.4连线(Open)检查 4.7.5丝印检查 4.7.6定位基准点(Fiducial或Mark)放置 4.7.7漏铜(Soldermask)处理 4.8资料输出 4.8.1Artwork设置 4.8.2输出钻孔(Drill)文件 4.8.3用CAM350检查Gerber文件 4.9小结 4.10习题 第5章射频(RF)部分 5.1射频的摆件 5.1.1屏蔽罩的介绍 5.1.2π形电路摆件 5.1.3收发器的摆件 5.1.42G射频功放摆件 5.1.54G射频功放摆件 5.1.6RF天线摆件 5.1.7四合一芯片摆件 5.1.8NFC摆件 5.2走线规则 5.2.1微带线 5.2.2IQ线 5.2.3电源线 5.2.4GND处理 5.3小结 5.4习题 第6章电源部分 6.1电源树介绍 6.1.1电源的种类及电压 6.1.2DCDC 6.1.3LDO 6.1.4PMU 6.1.5PMI 6.1.6电压采样电路 6.1.7USB充电电路 6.2重要电源 6.2.13个核心电源 6.2.2电池电源VBAT 6.2.3SIM卡电源VSIM 6.2.4SD卡电源 VMCH 6.2.5发动机电源VIBR 6.2.6摄像头电源VCAM 6.3电源元器件摆放 6.3.1电容摆放 6.3.2电感摆放 6.3.3隔离和靠近 6.4电源走线 6.4.1线宽的通流能力 6.4.2通孔的通流能力 6.4.3旁路电容和TVS管 6.4.4菊花链布线 6.4.5星形布线 6.4.6总分布线 6.4.7与敏感线隔离 6.5小结 6.6习题 第7章音频部分介绍 7.1音频的组成介绍 7.2话筒电路 7.2.1摆件规则 7.2.2走线规则 7.3Speaker电路 7.3.1摆件规则 7.3.2走线规则 7.4Audio PA电路 7.4.1摆件规则 7.4.2走线规则 7.5Receiver电路 7.5.1摆件规则 7.5.2走线规则 7.6Audio Jack电路 7.6.1FM天线 7.6.2Audio Jack接口 7.7小结 7.8习题 第8章时钟介绍 8.1实时时钟 8.2逻辑电路主时钟 8.2.1逻辑电路主时钟的作用 8.2.2电路的摆放 8.3其他时钟 8.4走线要求 8.5小结 8.6习题 第9章MIPI系统介绍 9.1MIPI接口介绍 9.1.1MIPI的用途 9.1.2MIPI的定义 9.1.3元器件摆件 9.2MIPI设备介绍 9.2.1前摄像头 9.2.2后摄像头 9.2.3辅摄像头 9.2.4高清屏 9.3MIPI走线介绍 9.4小结 9.5习题 实战操作篇 第10章高通SDM439 10.1高通SDM439介绍(原理图部分) 10.1.1电源系统 10.1.2时钟系统 10.1.3射频系统 10.1.4音频系统 10.1.5MIPI系统 10.2元器件摆放 10.2.1导入原理图 10.2.2TOP面摆件 10.2.3BOTTOM面摆件 10.2.4导出2D和3D图 10.3走线介绍 10.3.1信号层规划 10.3.2DDR线复用 10.3.3走线的优先级 10.3.4重要线处理 10.3.5检查连通性 10.4小结 10.5习题 第11章整理资料 11.1设计文件 11.2制板文件 11.2.1阻抗文件 11.2.2制板说明 11.2.3拼板文件 11.2.4GERBER文件 11.2.5IPC文件 11.2.6ODB文件 11.3生产文件 11.3.1钢网文件 11.3.2夹具文件 11.3.3位号文件 11.3.4坐标文件 11.4FPC制板文件 11.4.1BOM文件 11.4.2加工文件 11.5小结 11.6习题 第12章生产问题处理 12.1工程确认 12.1.1板材确认 12.1.2叠层确认 12.1.3阻抗线确认 12.1.4绿油桥确认 12.1.5塞孔确认 12.1.6其他 12.2试产报告 12.2.1焊盘与实物不符 12.2.2元器件包装方式 12.2.3元器件干涉 12.2.4炉温曲线 12.3小结 12.4习题 第13章信号完整性仿真和电源完整性仿真 13.1信号完整性 13.1.1信号完整性仿真文件提交 13.1.2信号完整性仿真报告分析 13.1.3根据信号完整性报告进行相应的优化 13.2电源完整性 13.2.1电源完整性仿真文件提交 13.2.2电源完整性报告分析 13.2.3根据电源完整性报告优化PCB设计 13.3小结 13.4习题 附录A电子技术专业术语 附录B常用PCB封装术语 2100433B

相关推荐

相关百科
相关知识
相关专栏

免费服务热线: 400-888-9639