布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。 众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。

差模信号通过一对信号线来传输。一个信号线上传输我们通常所理解的信号;另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。 单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。差分信号中的每一个信号都要通过地电路来返回。由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。 共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。对这个概念的理解并不直观，因为很难想象如何产生这样的信号。这主要是因为通常我们并不生成共模信号的缘故。共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。共模信号几乎总是"有害的"，许多设计规则就是专为预防共模信号出现而设计的。

通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线这样的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。 在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下，差分线对的布局布线总是尽可能地靠近。

单端信号通常总是参照某种"参考"电平。这种"参考"电平可能是一个正值电压也可能是地电压、一个器件的阈值电压、或者是其它什么地方的另外一个信号。而另一方面差分信号则总是参照该差分线对中的另一方。也就是说，如果一个信号线(+信号)上的电压高于另一个信号线(-信号)上的电压，那么我们就可以得到一种逻辑状态;而如果前者低于后者那么我们就可以得到另外的一种逻辑状态。

1. 时序得到精确的定义，这是由于控制信号线对的交叉点要比控制信号相对于一个参考电平的绝对电压值来得简单。这也是需要精确实现差分线对等长布线的一个理由。如果信号不能同时到达差分线对的另一端的话，那么源端所能够提供的任何时序的控制都会大打折扣。此外，如果差分线对远端的信号并非严格意义上的等值而反向，那么就会出现共模噪声，而这将导致信号时序和EMI方面的问题。

2. 由于差分信号并不参照它们自身以外的任何信号，并且可以更加严格地控制信号交叉点的时序，所以差分电路同常规的单端信号电路相比通常可以工作在更高的速度。 由于差分电路的工作取决于两个信号线(它们的信号等值而反向)上信号之间的差值，同周围的噪声相比，得到的信号就是任何一个单端信号的两倍大小。所以，在其它所有情况都一样的条件下，差分信号总是具有更高的信噪比因而提供更高的性能。 差分电路对于差分对上的信号电平之间的差异非常灵敏。但是相对于一些其它的参考(尤其是地)来说，它们对于差分线上的绝对电压值却不敏感。相对来说，差分电路对于类似地弹反射和其它可能存在于电源和地平面上的噪声信号等这样的问题是不敏感的，而对共模信号来说，它们则会完全一致地出现在每一条信号线上。 差分信号对EMI和信号之间的串扰耦合也具有一定的免疫能力。如果一对差分信号线对的布线非常紧凑，那么任何外部耦合的噪声都会相同程度地耦合到线对中的每一条信号线上。所以耦合的噪声就成为"共模"噪声，而差分信号电路对这种信号具有非常完美的免疫能力。如果线对是绞合在一起的(比如双绞线)，那么信号线对耦合噪声的免疫能力会更强。由于不可能在PCB上很方便地实现差分信号的绞合，那么尽可能地将它们的布线靠近在一起就成为实际应用中一种非常好的办法。 布线非常靠近的差分信号对相互之间也会互相紧密耦合。这种互相之间的耦合会减小EMI发射，特别是同单端PCB信号线相比。可以这样想象，差分信号中每一条信号线对外的辐射是大小相等而方向相反，因此会相互抵消，就像信号在双绞线中的情况一样。差分信号在布线时靠得越近，相互之间的耦合也就越强，因而对外的EMI辐射也就越小。 差分电路的主要缺点就是增加了PCB线。所以，如果应用过程中不能发挥差分信号的优点的话，那么不值得增加PCB面积。但是如果设计出的电路性能方面有重大改进的话，那么增加的布线面积所付出的代价就是值得的。

IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。

LVDS信号传输一般由三部分组成:差分信号发送器，差分信号互联器，差分信号接收器。

差分信号发送器:将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成，如:DS90C031

差分信号接收器:将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成，如:DS90C032

差分信号互联器:包括联接线(电缆或者PCB走线)，终端匹配电阻。按照IEEE规定，电阻为100欧。我们通常选择为100，120欧。

LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。

LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω 的匹配电阻，并在接收器的输入端产生大约350mV 的电压。

电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为:3.5mA * 100 = 350mV ;3.5mA * 120 = 420mV 。

下图为LVDS与PECL(光收发器使用的电平)电平变化。

由逻辑"0"电平变化到逻辑"1"电平是需要时间的。

由于LVDS信号物理电平变化在0.85――1.55V之间，其由逻辑"0"电平到逻辑"1"电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化信号。其低压特点，功耗也低。

采用低压技术适应高速变化信号，在微电子设计中的例子很多，如:FPGA芯片的内核供电电压为2。5V或1.8V;PC机的CPU内核电压，PIII800EB为1.8V;数据传输领域中很多功能芯片都采用低电压技术。

从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，

在发送侧，可以形象理解为:

IN=IN+ - IN-

在接收侧，可以理解为:

IN+ - IN-=OUT

所以:

OUT=IN

在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，

在发送侧，仍然是:

IN=IN+ - IN-

线路传输干扰同时存在于差分对上，假设干扰为q，则接收则:

(IN+ + q)-(IN- + q)=IN+ - IN-=OUT

所以:

OUT=IN

噪声被抑止掉。

上述可以形象理解差分方式抑止噪声的能力。在实际芯片中，是在噪声容限内，采用"比较"及"量化"来处理的。

LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以 及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。建议接收器的输入电压范围为:0V~+ 2.4V。

抑止共模噪声是DS(差分信号)的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯。