选择特殊符号

选择搜索类型

热门搜索

首页 > 百科 > 建设工程百科

cmos晶体管

cmos晶体管,金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管,有P型MOS管和N型MOS管之分。

cmos晶体管基本信息

cmos晶体管系列

CMOS数字集成电路是利用NMOS管和PMOS管巧妙组合成的电路,属于一种微功耗的数字集成电路。主要系列有:

1.标准型4000B/4500B系列 该系列是以美国RCA公司的CD4000B系列和CD4500B系列制定的,与美国Motorola公司的MC14000B系列和C14500B系列产品完全兼容。该系列产品的最大特点是工作电源电压范围宽(3~18V)、功耗最小、速度较低、品种多、价格低廉,是目前CMOS集成电路的主要应用产品。

2.74HC–系列 54/74HC–系列是高速CMOS标准逻辑电路系列,具有与74LS – 系列同等的工作度和CMOS集成电路固有的低功耗及电源电压范围宽等特点。74HCxxx是74LSxxx同序号的翻版,型号最后几位数字相同,表示电路的逻辑功能、管脚排列完全兼容,为用74HC替代74LS提供了方便。

3.74AC–系列 该系列又称"先进的CMOS集成电路",54/74AC 系列具有与74AS系列等同的工作速度和与CMOS集成电路固有的低功耗及电源电压范围宽等特点。 CMOS集成电路的主要特点有:

(1)具有非常低的静态功耗。在电源电压VCC=5V时,中规模集成电路的静态功耗小于100mW。

(2)具有非常高的输入阻抗。正常工作的CMOS集成电路,其输入保护二极管处于反偏状态,直流输入阻抗大于100MΩ。

(3)宽的电源电压范围。CMOS集成电路标准4000B/4500B系列产品的电源电压为3~18V。

(4)扇出能力强。在低频工作时,一个输出端可驱动CMOS器件50个以上输入端。

(5)抗干扰能力强。CMOS集成电路的电压噪声容限可达电源电压值的45%,且高电平和低电平的噪声容限值基本相等。

(6)逻辑摆幅大。

CMOS电路在空载时,输出高电平VOH≥VCC-0.05V,输出低电平V0L≤0.05V。 CMOS集成电路的性能特点 微功耗-CMOS电路的单门静态功耗在毫微瓦(nw)数量级。 高噪声容限-CMOS电路的噪声容限一般在40%电源电压以上。 宽工作电压范围-CMOS 电路的电源电压一般为1.5~18伏。 高逻辑摆幅-CMOS 电路输出高、低电平的幅度达到全电"1"为VDD,逻辑"0"为VSS。 高输入阻抗--CMOS电路的输入阻抗大于108Ω一般可达1010Ω。 高扇出能力--CMOS电路的扇出能力大于50。 低输入电容--CMOS电路的输入电容一般不大于5PF。

查看详情

cmos晶体管造价信息

  • 市场价
  • 信息价
  • 询价

CPU224晶体管

  • CPU224, DC PS, 14DE DC/10DA DC-CN
  • 13%
  • 武汉运通达科技有限公司
  • 2022-12-06
查看价格

CPU226晶体管

  • CPU226, DC PS, 24DE DC/16DA DC-CN
  • 13%
  • 武汉运通达科技有限公司
  • 2022-12-06
查看价格

CPU222晶体管

  • CPU222, DC 24V, 8DE DC/6DA DC-CN
  • 13%
  • 武汉运通达科技有限公司
  • 2022-12-06
查看价格

CPU224XP晶体管

  • CPU224XP, DC PS, 14DE DC/10DA DC/2AE/1AA
  • 13%
  • 武汉运通达科技有限公司
  • 2022-12-06
查看价格

晶体管图示仪

  • 品种:图表式显示仪表;规格型号:XJ4810/4812;产品说明:晶体管图示仪,两曲线,电压500V,四种产品描述,有A,B自动转换.;
  • XJ
  • 13%
  • 重庆德源胜仪器有限公司
  • 2022-12-06
查看价格

自发电一焊机

  • 305A
  • 台班
  • 韶关市2010年8月信息价
  • 建筑工程
查看价格

二氧化碳气保护焊机

  • 电流250A
  • 台班
  • 汕头市2012年1季度信息价
  • 建筑工程
查看价格

二氧化碳气保护焊机

  • 电流250A
  • 台班
  • 汕头市2011年4季度信息价
  • 建筑工程
查看价格

二氧化碳气保护焊机

  • 电流250A
  • 台班
  • 汕头市2011年2季度信息价
  • 建筑工程
查看价格

二氧化碳气保护焊机

  • 电流250A
  • 台班
  • 广州市2011年1季度信息价
  • 建筑工程
查看价格

晶体管图示仪

  • BJ4811A
  • 10台
  • 1
  • 普通
  • 不含税费 | 含运费
  • 2015-12-20
查看价格

晶体管测试仪

  • HP3326A
  • 10台
  • 1
  • 中档
  • 不含税费 | 不含运费
  • 2015-12-18
查看价格

晶体管图示仪

  • XJ-4810A
  • 5台
  • 1
  • 普通
  • 不含税费 | 含运费
  • 2015-10-21
查看价格

晶体管话筒U87Ai

  • 技术指标: 声音工作原理:压力梯度传感器 指向性:全向性,心型,8字型 频响:20Hz-20KHz 灵敏度(1KHz-1KOHM):20/28/22mVPa × 输出阻抗:200ohms 负载阻抗:1000ohms 灵敏度(CCIR486-3):26/23/25dB-A× 灵敏度(DIN/IEC 651):15/12/14dB-A× S/N比(CCIR 486-3):68/71/69dB× S/N比(DIN/IEC 651):79/82/80dB× 最大声压级(THD小于0.5%):117dB(心型) 最大声压级(THD 小于0.5%,预衰减):127dB 最大输出电压:390Mv 麦克风传感器(DIN/IEC651)动态范围:105dB 电压:48v+4V 电流:0.8mA 接头:XLR3F 重量:500克 直径
  • 2只
  • 1
  • 中高档
  • 含税费 | 含运费
  • 2018-07-02
查看价格

晶体管图示仪

  • DW4822
  • 4台
  • 1
  • 普通
  • 含税费 | 不含运费
  • 2015-10-22
查看价格

cmos晶体管概念

金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管,有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路,而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS-IC( Complementary MOS Integrated Circuit)。

目前使用最最广泛的晶体管是CMOS晶体管,CMOS晶体管特点是什么?首先CMOS晶体管功耗和抗干扰能力优于同时期的TTL器件,而且速度和TTL器件相当,所以CMOS取代TTL是大势所趋,我们看到目前集成电路上的晶体管还有几乎所有PLD器件都是采用CMOS技术,这一点就说明了CMOS的大行其道。

查看详情

cmos晶体管常见问题

查看详情

cmos晶体管文献

MCML单元电路晶体管尺寸设计 MCML单元电路晶体管尺寸设计

MCML单元电路晶体管尺寸设计

格式:pdf

大小:258KB

页数: 未知

通过建立数学模型得出功耗延时积最优化时对应的MCML电路工作的电流,在matlab环境下得出晶体管大小的最优化算法,由电流和约束条件确定电流源、逻辑运算、有源负载晶体管尺寸大小。

塑料基底晶体管 塑料基底晶体管

塑料基底晶体管

格式:pdf

大小:258KB

页数: 2页

晶体管制造一般是用玻璃作基底材料。这有利于在多变的环境下保持稳定,从而保证用电设备所需的电流。据美国物理学家组织网报道,美国佐治亚理工大学研究人员最近开发出一种双层界面新型晶体管,性能极为稳定,还能在可控的环境中。

专用集成电路目录

第1章 ASIC介绍

1.1 ASIC类型

1.2 设计流程

1.3 举例分析

1.4 ASIC经济学

1.5 ASIC单元库

1.6 小结

1.7 习题

1.8 参考书目提要

1.9 参考资料

第2章 CMOS逻辑

2.1 CMOS晶体管

2.2 CMOS工艺

2.3 CMOS设计规则

2.4 组合逻辑单元

2.5 时序逻辑单元

2.6 数据通路逻辑单元

2.7 I/O单元

2.8 单元编译器

2.9 小结

2.10 习题

2.11 参考书目提要

2.12 参考资料

第3章 ASIC库设计

3.1 晶体管电阻

3.2 晶体管寄生电容

3.3 逻辑作用力

3.4 库单元设计

3.5 库结构

3.6 门阵列设计

3.7 标准单元设计

3.8 数据通路单元设计

3.9 小结

3.10 习题

3.11 参考书目提要

3.12 参考资料

第4章 可编程ASIC

4.1 反熔丝

4.2 静态RAM

4.3 EPROM和EEPROM工艺

4.4 实际问题

4.5 规范说明

4.6 PREP基准程序

4.7 FPGA经济学

4.8 小结

4.9 习题

4.10 参考书目提要

4.11 参考资料

第5章 可编程ASlC逻辑单元

5.1 Actel ACT

5.2 Xilinx ICA

5.3 Altera FLEX

5.4 A1tera MAX

5.5 小结

5.6 习题

5.7 参考书目提要

5.8 参考资料

第6章 可编程ASIC I/O单元

6.1 DC输出

6.2 AC输出

6.3 DC输入

6.4 AC输入

6.5 时钟输入

6.6 电源输入

6.7 Xilinx I/O功能块

6.8 其他I/O单元

6.9 小结

6.10 习题

6.11 参考书目提要

6.12 参考资料

第7章 可编程ASIC的互连

第8章 可编程ASIC设计软件

第9章 低层次设计输入

第10章 VHDL

第11章 Verilog HDL

第12章 逻辑综合

第13章 仿真

第14章 测试

第15章 ASIC结构

第16章 布图规划和布局

第17章 布线

附录A VHDL资源

附录B Verilog HDL资源

译后记

查看详情

相关推荐

立即注册
免费服务热线: 400-888-9639