选择特殊符号
选择搜索类型
请输入搜索
在《高速电路设计实践》的编写过程中,作者避免了纯理论的讲述,而是结合设计实例叙述经验,将复杂的高速电路设计,用通俗易懂的语言陈述给读者。
第1章 概述 11.1 低速设计和高速设计的例子 1
【案例1-1】 简化的存储电路模块 1
1.1.1 低速设计 1
1.1.2 高速设计 2
1.2 如何区分高速和低速 3
1.3 硬件设计流程 5
1.3.1 需求分析 6
1.3.2 概要设计 7
1.3.3 详细设计 7
1.3.4 调试 9
1.3.5 测试 9
1.3.6 转产 10
1.4 原理图设计 11
第2章 高速电路中的电阻、电容、电感和磁珠的选型及应用 13
2.1 电阻的应用 13
2.1.1 与电阻相关的经典案例 13
【案例2-1】 串联电阻过大,导致板间告警失败 13
【案例2-2】 电阻额定功率不够造成的单板潜在缺陷 14
【案例2-3】 电阻在时序设计中的妙用 15
2.1.2 电阻应用要点 16
2.2 电容的选型及应用 17
2.2.1 与电容相关的经典案例 17
【案例2-4】 电容失效导致低温下硬盘停止工作 17
【案例2-5】 多次带电插拔子板导致母板上钽电容损坏 18
【案例2-6】 高速电路中电容应用问题导致CPU工作不稳定 18
2.2.2 高速电路设计中电容的作用及分析 19
【案例2-7】 交流耦合电容选择不当引起数据帧出错 20
【案例2-8】 利用0612封装的电容增强滤波性能 21
【案例2-9】 LDO电源应用中的滤波电容ESR问题 22
【案例2-10】 高频电路中1F 0.01F是否能展宽低阻抗频带 24
2.2.3 高速电路设计常用电容及其应用要点 26
【案例2-11】 陶瓷电容选型错误导致单板丢数据包 27
【案例2-12】 根据电路要求进行钽电容选型 29
2.2.4 去耦电容和旁路电容 31
2.3 电感的选型及应用 32
2.3.1 与电感相关的经典案例 32
【案例2-13】 LC低通滤波导致输出电源电压纹波偏大 32
【案例2-14】 大电流通路PI型滤波造成电压衰减 33
2.3.2 高速电路设计中电感的作用 35
2.3.3 高速电路设计常用电感及其应用要点 36
2.4 磁珠的选型及应用 39
2.4.1 磁珠的滤波机理 39
2.4.2 高速电路设计中磁珠的选型及其应用要点 40
【案例2-15】 误用磁珠造成过流保护电路失效 41
2.4.3 磁珠和电感的比较 42
第3章 高速电路中的逻辑器件选型及高速逻辑电平应用 44
3.1 与逻辑器件相关的经典案例 44
【案例3-1】 逻辑器件输入端上拉太弱造成带电插拔监测功能失效 44
3.2 逻辑器件应用要点 47
3.2.1 逻辑器件概要 47
【案例3-2】 逻辑器件驱动能力过强造成信号振铃 51
【案例3-3】 同一型号逻辑器件的差异性造成PHY配置错误 51
3.2.2 逻辑器件参数介绍 52
3.2.3 逻辑器件功耗计算 60
3.2.4 逻辑器件热插拔功能介绍 62
3.2.5 逻辑器件使用中注意事项的总结 68
3.3 高速逻辑电平应用 68
3.3.1 高速逻辑电平概述 68
【案例3-4】 差分对走线附近信号分布不均衡造成电磁辐射 70
3.3.2 LVDS逻辑电平介绍及其应用要点 71
【案例3-5】 空闲输入引脚处理有误导致FPGA检测到错误输入 73
3.3.3 LVPECL逻辑电平介绍及其应用要点 75
3.3.4 CML逻辑电平介绍及其应用要点 77
3.3.5 高速逻辑电平的比较 78
3.3.6 高速逻辑电平的互连及其应用要点 78
第4章 高速电路中的电源设计 87
4.1 与电源相关的经典案例 87
【案例4-1】 LDO输出电源电平低于设置值 87
【案例4-2】 电源芯片欠压保护电路导致上电时序不满足设计的要求 88
【案例4-3】 多电源模块并联工作时的均压措施 89
4.2 高速电路设计的电源架构 90
4.2.1 集中式电源架构 90
4.2.2 分布式电源架构 90
4.3 高速电路电源分类及其应用要点 91
4.3.1 LDO电源介绍及其应用要点 92
【案例4-4】 计算LDO工作时的结温 95
【案例4-5】 SENSE功能导致电源芯片输出电压不稳定 97
4.3.2 DC/DC电源介绍及其应用要点 100
【案例4-6】 计算栅极电流 105
【案例4-7】 MOSFET同时导通导致MOSFET损坏 108
【案例4-8】 48V缓启电路中MOSFET烧坏 111
【案例4-9】 基于ADM1066对多路电源实现监控 114
【案例4-10】 基于LTC1422实现上电速度的控制 115
【案例4-11】 基于电源芯片实现上电速度的控制 115
【案例4-12】 基于RC阻容电路实现延时功能 116
【案例4-13】 上电电流过大引起电感啸叫 116
【案例4-14】 输入电源上电过缓造成输出电源上电波形不单调 117
4.3.3 电源管理 124
4.3.4 保险管的选型及应用 124
【案例4-15】 热插拔单板的保险管选型 126
第5章 高速电路中的时序设计 127
5.1 时序设计概述 127
5.2 时序参数介绍 127
5.3 源同步系统时序设计 129
5.3.1 源同步系统时序设计原理 129
5.3.2 源同步系统时序设计范例一 131
5.3.3 源同步系统时序设计范例二 134
5.4 共同时钟系统时序设计 136
5.5 源同步系统与共同时钟系统的比较 137
第6章 高速电路中的复位、时钟设计 139
6.1 复位电路设计 139
6.1.1 与复位电路相关的经典案例 139
【案例6-1】 主控板无法通过PCI-X总线查询到接口板 139
6.1.2 复位设计介绍及其应用要点 141
【案例6-2】 存储模块读取的错误 141
6.1.3 专用复位芯片的使用 142
6.2 时钟电路设计 145
6.2.1 与时钟电路相关的经典案例 145
【案例6-3】 系统时钟偏快的问题 145
【案例6-4】 PHY寄存器无法读取的问题 147
【案例6-5】 高温流量测试丢包问题 148
6.2.2 晶体、晶振介绍及其应用要点 150
【案例6-6】 利用首个时钟沿启动组合逻辑导致CPU工作不稳定 153
6.2.3 锁相环及其应用 157
【案例6-7】 两级锁相环的应用导致MPC8280的PCI时钟失锁 162
6.2.4 时钟抖动与相位噪声 164
第7章 高速电路中的存储器应用与设计 172
7.1 与存储器相关的经典案例 172
【案例7-1】 时序裕量不足导致存储器测试出错 172
7.2 常用存储器介绍及其应用要点 174
7.2.1 存储器概述 174
7.2.2 SDRAM介绍及其应用要点 176
7.2.3 DDR SDRAM介绍及其应用要点 188
【案例7-2】 DLL缺陷造成DDR SDRAM时序出错 192
【案例7-3】 VREF不稳定造成存储器读写操作出错 198
7.2.4 DDR2 SDRAM介绍及其应用要点 203
【案例7-4】 CPU存储系统不能识别8位内存条的问题 211
7.2.5 SRAM介绍及其应用要点 212
【案例7-5】 片选处理不当导致SRAM数据丢失 214
7.2.6 FLASH与EEPROM介绍 227
【案例7-6】 热插拔导致单板FLASH损坏 227
【案例7-7】 读取百兆光模块信息出错 231
第8章 高速电路中的PCB及其完整性设计 232
8.1 与PCB及完整性设计相关的经典案例 232
【案例8-1】 回流路径缺陷对高速信号质量的影响 232
8.2 PCB层叠结构与阻抗计算 234
8.2.1 Core和PP 234
8.2.2 PCB的层叠结构和阻抗设计 234
8.3 高速电路PCB设计要点 241
8.3.1 PCB设计与信号完整性 241
【案例8-2】 传输线的判断 241
【案例8-3】 反射的计算 242
【案例8-4】 DDR SDRAM设计时,终端电阻RTT布放位置的选择 244
【案例8-5】 大驱动电流信号对高速数据信号的串扰 250
【案例8-6】 高速接口器件批次更换造成辐射超标 252
【案例8-7】 TCK信号出现回沟导致无法通过JTAG接口对CPLD进行加载 256
8.3.2 PCB设计与电源完整性 257
8.3.3 PCB设计中的EMC 260
【案例8-8】 网口指示灯信号线引发的辐射问题 264
【案例8-9】 接口芯片与时钟驱动器共用电源,导致辐射超标 266
8.3.4 PCB设计中的ESD防护 267
【案例8-10】 TVS管布放位置不合理导致静电放电测试失败 268
【案例8-11】 GND和HV_GND混用导致电源控制电路失效 270
8.3.5 PCB设计与结构、易用性 272
【案例8-12】 网口指示灯排列顺序出错 273
【案例8-13】 网口连接器堆叠方式与易插拔特性 273
8.3.6 PCB设计与散热 274
8.3.7 PCB设计与可测试性 275
参考文献 279
……
两组灯电路结构一模一样的话,就是坏了,电路问题,灯问题;如果电路结构是串联的并联的不一样,或者灯色不一样(开启电压不一样),也会出现此现象,认真看看什么情况;
国内几乎都是用这三个软件画原理图和PCB:1. Altium Designer (Protel 99) 。界面很炫,板的3D效果不错,然并卵。。估计学生及小公司用得多。2. Pads。也挺好用,界面没...
可以从这几方面考虑: 1、功率放大和驱动电路,比如驱动数码管、蜂鸣器和电机、继电器等. 2、模拟放大电路,比如模数转换器的前级等. 3、电源部分的滤波整流电路、直流稳压电路、开关电源的滤波等. 4、开...
电磁兼容与高速电路设计3
电磁兼容与高速电路设计3
高速液晶光阀驱动电路设计
为了提高PDLC液晶光阀的响应速度,需要对液晶光阀进行高速电路驱动。文章通过大量电路试验分析证明,提出一种单臂半H桥的驱动方法,它有效地减小了PDLC液晶光阀驱动RC的充放电时间,实现其高速驱动。
该书论述了高速脉冲电路中组件、器件和电路的特性,系统地讲述了变压器、传输线、级联电路、梯形网络、面结型二极管模型、隧道二极管模型、晶体管的高速参数、发射极耦合电路的开关特性、高速数字输出电路以及适用于集成电路的线性放大器等,着重分析了上述各种电路的瞬变过程及其优化问题.可供从事数字电路方面工作的工人、研究人员和相应专业的师生参考.
第一篇基础篇
第1章高速电路PCB概述
1.1高速信号
1.1.1高速的界定
1.1.2高速信号的频谱
1.1.3高速电路与射频电路的区别
1.2无源器件的射频特性
1.2.1金属导线和走线
1.2.2电阻
1.2.3电容
1.2.4电感和磁珠
1.3PCB基础概念
1.4高速电路设计面临的问题
1.4.1电磁兼容性
1.4.2信号完整性
1.4.3电源完整性
第2章高速电路电磁兼容
2.1电磁兼容的基本原理
2.1.1电磁兼容概述
2.1.2电磁兼容标准
2.1.3电磁兼容设计的工程方法
2.2电磁干扰
2.2.1电磁干扰概述
2.2.2电磁干扰的组成要素
2.3地线干扰与接地技术
2.3.1接地的基础知识
2.3.2接地带来的电磁兼容问题
2.3.3各种实用接地方法
2.3.4接地技术概要
2.4干扰滤波技术
2.4.1共模和差模电流
2.4.2干扰滤波电容
2.4.3滤波器的安装
2.5电磁屏蔽技术
2.5.1电磁屏蔽基础知识
2.5.2磁场的屏蔽
2.5.3电磁密封衬垫
2.5.4截止波导管
2.6PCB的电磁兼容噪声
2.6.1PCB线路上的噪声
2.6.2PCB的辐射
2.6.3PCB的元器件
2.7本章小结
第3章高速电路信号完整性
3.1信号完整性的基础
3.1.1信号完整性问题
3.1.2高速电路信号完整性问题的分析工具
3.2传输线原理
3.2.1PCB中的传输线结构
3.2.2传输线参数
3.2.3传输线模型
3.3时序分析
3.3.1传播速度
3.3.2时序参数
3.3.3时序设计目标和应用举例
3.4反射
3.4.1瞬态阻抗及反射
3.4.2反弹
3.4.3上升沿对反射的影响
3.4.4电抗性负载反射
3.5串扰
3.5.1串扰现象
3.5.2容性耦合和感性耦合
3.5.3串扰的模型描述
3.5.4串扰噪声分析
3.5.5互连参数变化对串扰的影响
3.6本章小结
第4章高速电路电源完整性
4.1电源完整性问题概述
4.1.1芯片内部开关噪声
4.1.2芯片外部开关噪声
4.1.3减小同步开关噪声的其他措施
4.1.4同步开关噪声总结
4.2电源分配网络系统设计
4.2.1PCB电源分配系统
4.2.2电源模块的模型
4.2.3去耦电容的模型
4.2.4电源/地平面对的模型
4.3本章小结
第5章去耦和旁路
5.1去耦和旁路特性
5.2去耦和旁路电路属性参数
5.2.1能量储存
5.2.2阻抗
5.2.3谐振
5.2.4其他特性
5.3电源层和接地层电容
5.4电容选择举例
5.4.1去耦电容的选择
5.4.2大电容的选择
5.4.3选择电容的其他考虑因素
5.5集成芯片内电容
5.6本章小结
第6章高速电路PCB的布局和布线
6.1走线与信号回路
6.1.1PCB的走线结构
6.1.2网络、传输线、信号路径和走线
6.1.3"地"、返回路径、镜像层和磁通最小化
6.2返回路径
6.2.1返回电流的分布
6.2.2不理想的参考平面
6.2.3参考平面的切换
6.2.4地弹
6.3高速PCB的叠层设计
6.3.1多层板叠层设计原则
6.3.2尽量使用多层电路板
6.3.36层板叠层配置实例
6.4高速PCB的分区
6.4.1高速PCB的功能分割
6.4.2混合信号PCB的分区设计
6.5高速PCB的元件布局
6.5.1布线拓扑和端接技术
6.5.2如何选择端接方式
6.5.3端接的仿真分析
6.6高速PCB布线策略和技巧
6.6.1过孔的使用
6.6.2调整走线长度
6.6.3拐角走线
6.6.4差分对走线
6.6.5走线的3?W原则
6.7本章小结
第二篇应用篇
第7章现代高速PCB设计方法及EDA
7.1现代高速PCB设计方法
7.1.1传统的PCB设计方法
7.1.2基于信号完整性分析的PCB设计方法
7.2高速互连仿真模型
7.2.1SPICE模型
7.2.2IBIS模型
7.2.3Verilog-AMS/VHDL-AMS模型
7.2.4三种模型的比较
7.2.5传输线模型
7.3常用PCB设计软件
7.3.1Protel
7.3.2OrCAD
7.3.3ZUKENCR
7.3.4CadenceAllegro系统互连设计平台
7.3.5MentorGraphicsPADS
7.4本章小结
第8章PowerLogic&PowerPCB--高速电路设计
8.1PADS软件套装
8.2PowerLogic--原理图设计
8.2.1PowerLogic的用户界面
8.2.2建立一个新的设计
8.2.3环境参数设置
8.2.4添加、删除和复制元件
8.2.5PADS元件库与新元件的创建
8.2.6建立和编辑连线
8.2.7在PowerLogic下的叠层设置
8.2.8在PowerLogic下定义设计规则
8.2.9输出网表到PCB
8.3PowerPCB--版图设计
8.3.1PowerPCB的用户界面
8.3.2设计准备
8.3.3单位设置
8.3.4建立板边框
8.3.5设置禁布区
8.3.6输入网表
8.3.7叠层设计
8.3.8定义设计规则
8.3.9颜色设置
8.4元件布局
8.4.1准备
8.4.2散开元器件
8.4.3设置网络的颜色和可见性
8.4.4建立元件组合
8.4.5原理图驱动布局
8.4.6放置连接器
8.4.7顺序放置电阻
8.4.8使用查找(Find)命令放置元件
8.4.9极坐标方式放置(RadialPlacement)元件
8.4.10布局完成
8.5布线
8.5.1布线准备
8.5.2几种布线方式
8.5.3布线完成
8.6定义分割/混合平面层
8.6.1选择网络并指定不同的显示颜色
8.6.2设置各层的显示颜色和平面层的属性
8.6.3定义平面层区域
8.6.4定义平面层的分隔
8.6.5灌注平面层
8.6.6初步完成PCB设计
8.7本章小结
第9章HyperLynx--信号完整性及EMC分析
9.1HyperLynx软件
9.2LineSim--布线前仿真
9.2.1利用LineSim进行反射分析
9.2.2利用LineSim进行EMC/EMI分析
9.2.3传输线损耗仿真
9.2.4利用LineSim进行串扰分析
9.3BoardSim--布线后分析
9.3.1生成BoardSim电路板
9.3.2BoardSim的批处理板级分析
9.3.3BoardSim的交互式仿真
9.3.4BoardSim端接向导
9.3.5BoardSim串扰分析
9.4本章小结
第10章实例--基于信号完整性分析的高速数据采集系统的设计
10.1系统组成
10.1.1AD9430芯片简介
10.1.2CPLD芯片简介
10.1.3USB2.0设备控制芯片--CY7C
10.1.4SDRAM
10.2基于信号完整性的系统设计过程
10.2.1原理图的信号完整性设计
10.2.2PCB的信号完整性设计
10.3设计验证
10.3.1差分时钟网络仿真
10.3.2数据通道仿真
10.4本章小结
附录A常用导体材料的特性参数
附录B常用介质材料的特性参数
附录C变化表
附录D国际单位的前缀
参考文献
《景观森林 设计实践》集中展示了景虎国际十多年来在景观设计实践中的成果。包含了文化旅游项目、城市公共项目、居住区项目三大类型23个项目的设计理念及建成实景效果。这其中有侧重展示当地地域文化的项目,也有位于文物层之上,基地原生古树的保护性开发项目,也有基于地产产品系思路设计的地产项目的分享。景虎专注于景观设计,不断思考、探索、实践,多年经验与成果集成《景观森林 设计实践》。《景观森林 设计实践》可作为景观设计行业从业者研究参考读物。