高速电路信号完整性分析与设计
- 《高速电路信号完整性分析与设计》是2009年电子工业出版社出版的图书，作者是陈伟、周鹏。
-
选择特殊符号
选择搜索类型
请输入搜索
第1章 绪论(1)
1.1 高速数字电路与信号完整性的定义(2)
1.1.1 高速数字电路的定义(2)
1.1.2 信号完整性的定义(4)
1.2 高速数字电路设计研究的内容(5)
1.2.1 高速逻辑电路(5)
1.2.2 信号完整性(6)
1.2.3 电磁兼容(7)
1.2.4 电源完整性(8)
1.2.5 高速仿真模型(8)
1.3 高速数字电路的设计流程(9)
1.3.1 传统的数字电路设计流程(9)
1.3.2 基于信号完整性分析的高速数字电路设计方法(10)
1.4 高速数字电路仿真设计软件(11)
1.4.1 Apsim仿真软件包(11)
1.4.2 Mentor Graphics公司的Hyperlynx仿真软件(12)
1.4.3 Mentor Graphics公司的ICX3.0仿真软件(12)
1.4.4 CADENCE公司的SPECCTRAQuest仿真工具(13)
1.4.5 Ansoft公司的Swave仿真工具(13)
1.4.6 Zuken公司的Hot-Stage4工具(13)
1.5 高速数字电路的发展趋势(14)
第2章 高速信号完整性的基本理论(15)
2.1 基本电磁理论(15)
2.1.1 麦克斯韦方程组(15)
2.1.2 传输线理论(16)
2.1.3 匹配理论(20)
2.2 高速电路基础知识(24)
2.2.1 时间与频率、时域与频域(24)
2.2.2 时间和距离(26)
2.2.3 集总系统与分布系统(27)
2.2.4 带宽与上升时间(27)
2.2.5 四种电抗(30)
2.3 信号完整性的基本概念(30)
本章小结(31)
思考题(32)
第3章 高速逻辑电路分析(33)
3.1 高速TTL电路(33)
3.1.1 三极管的动态开关特性(33)
3.1.2 TTL基本电路的工作原理(34)
3.1.3 高速TTL的实现方式(36)
3.2 高速CMOS电路(39)
3.2.1 MOS管的开关特性(39)
3.2.2 CMOS基本电路(39)
3.2.3 CMOS电路的特性(42)
3.2.4 CMOS集成电路的特点(42)
3.2.5 CMOS电路输入/输出信号规则(43)
3.2.6 高速CMOS的实现方式(43)
3.2.7 CMOS电路的改进型(44)
3.2.8 如何选择TTL和CMOS器件(46)
3.3 ECL电路(46)
3.3.1 ECL器件原理及工作特性(46)
3.3.2 ECL发射极开路输出结构(50)
3.3.3 ECL电路的工作特点(51)
3.3.4 ECL电路中电容的影响(53)
3.3.5 ECL电路的设计原则(53)
3.3.6 PECL接口电路(55)
3.3.7 LVECL/ PECL/LVPECL电路比较(56)
3.4 LVDS器件与电路(57)
3.4.1 LVDS器件简介(57)
3.4.2 LVDS器件的工作原理(57)
3.4.3 LVDS电路设计(58)
3.4.4 LVDS的特点(59)
3.4.5 LVDS的应用模式(59)
3.4.6 LVDS系统的设计(59)
3.5 高速逻辑电路使用规则(60)
3.5.1 高速TTL的使用规则(60)
3.5.2 高速CMOS的使用条件(61)
3.5.3 LVDS设计注意的几个问题(61)
本章小结(62)
思考题(63)
第4章 高速数字信号的反射分析(64)
4.1 信号反射的机理(64)
4.1.1 反射的基本概念(64)
4.1.2 网格图和线性负载反射(66)
4.1.3 Bergeron图和非线性负载反射(67)
4.1.4 欠载传输线(68)
4.1.5 过载传输线(68)
4.2 产生反射现象的因素(69)
4.2.1 上升时间对反射的影响(70)
4.2.2 串联传输线的反射影响(70)
4.2.3 短分支传输线的反射影响(72)
4.2.4 容性分支在传输线中间引起的反射影响(72)
4.2.5 拐角和通孔的影响(74)
4.2.6 载重线的反射影响(75)
4.2.7 电感性间断的影响(76)
4.3 抑制反射的一般方法(79)
4.3.1 单端端接技术(80)
4.3.2 多负载端接技术(84)
本章小结(86)
思考题(86)
第5章 高速信号的串扰分析(87)
5.1 串扰基本知识(87)
5.1.1 串扰的基本概念(87)
5.1.2 串扰的来源(88)
5.1.3 电感矩阵和电容矩阵(88)
5.1.4 均匀传输线的串扰(89)
5.2 串扰机理分析(90)
5.2.1 串扰引起的噪声(90)
5.2.2 容性耦合与感性耦合(93)
5.2.3 近端串扰与远端串扰(95)
5.2.4 传输模式与串扰(97)
5.3 串扰的仿真分析(102)
本章小结(107)
思考题(108)
第6章 高速信号的开关噪声分析(109)
6.1 同步开关噪声的概念(109)
6.1.1 SSN噪声及其影响(109)
6.1.2 地弹效应(111)
6.2 同步开关噪声分析(112)
6.2.1 同步开关噪声的理论分析(112)
6.2.2 同步开关噪声电路分析(115)
6.3 降低开关噪声的电路设计(118)
6.3.1 去耦电容的使用(119)
6.3.2 驱动电路的设计(122)
6.3.3 芯片封装(125)
6.4 降低开关噪声的板级措施(128)
6.4.1 板级抑制SSN措施的基本方法(128)
6.4.2 应用二维PBG结构抑制SSN(130)
6.5 降低开关噪声的其他措施(132)
本章小结(133)
思考题(134)
第7章 高速信号的时序分析(135)
7.1 时序系统(135)
7.1.1 公共时钟同步的时序分析(135)
7.1.2 源时钟同步的时序分析(142)
7.1.3 其他总线数据传输技术(147)
7.2 时钟器件(148)
7.2.1 时钟树(148)
7.2.2 时钟缓冲器(151)
7.2.3 时钟发生器(156)
7.3 时钟抖动(157)
7.3.1 时钟抖动的产生(157)
7.3.2 时钟抖动的应用(159)
7.3.3 时钟抖动的影响(161)
7.3.4 时钟抖动的测量(161)
7.3.5 时钟抖动的诊断和抑制(163)
本章小结(164)
思考题(165)
第8章 高速信号的EMC分析(166)
8.1 电磁兼容中的接地技术(166)
8.1.1 概述(166)
8.1.2 接地的种类(166)
8.1.3 接地方式(167)
8.1.4 模拟电路与数字电路的接地(171)
8.1.5 接地电阻(172)
8.1.6 地线的设计(173)
8.2 电磁兼容中的屏蔽技术(173)
8.2.1 概述(173)
8.2.2 屏蔽的分类(174)
8.2.3 电磁屏蔽的设计(176)
8.2.4 印制电路板中的屏蔽(177)
8.2.5 屏蔽的设计原则(178)
8.3 电磁兼容中的滤波技术(178)
8.3.1 概述(178)
8.3.2 滤波器简介(178)
8.3.3 电磁干扰(EMI)滤波器的基本概念(180)
8.3.4 EMI滤波器的使用方法(182)
8.3.5 两种常用的EMI滤波器(184)
8.4 PCB中的电磁兼容(186)
本章小结(192)
思考题(193)
第9章 高速信号的电源完整性分析(194)
9.1 电源完整性概述(194)
9.1.1 电源完整性的相关概念(194)
9.1.2 电源噪声的起因及危害(194)
9.2 电源分配系统设计(196)
9.2.1 电源分配系统的分类(196)
9.2.2 常用的两种电源分配方案(198)
9.2.3 电源分配系统的阻抗设计(199)
9.2.4 电容在电源分配系统中的应用(201)
9.2.5 电源/地平面对模型分析(205)
9.3 电路板中电源系统设计(209)
9.3.1 叠层对电源分配系统的影响(209)
9.3.2 几种典型的叠层方案分析(212)
9.3.3 PCB上电源分配系统设计规则(213)
9.3.4 设计实例(215)
本章小结(217)
思考题(218)
第10章 信号完整性仿真分析模型(220)
10.1 Spice仿真模型原理与建模方法(220)
10.1.1 Spice模型概述(220)
10.1.2 Spice的功能和特点(220)
10.1.3 Spice模型的建模方法和不足(221)
10.2 IBIS仿真模型原理与建模方法(222)
10.2.1 IBIS模型概述(222)
10.2.2 IBIS模型的结构(223)
10.2.3 IBIS模型语法(224)
10.2.4 IBIS模型的建立(231)
10.2.5 IBIS模型的验证方法(235)
10.2.6 IBIS模型与信号完整性分析(240)
本章小结(250)
思考题(250)
第11章 高速电路的差分线设计(252)
11.1 差分线的基本概念(252)
11.1.1 差分信号的定义(252)
11.1.2 差分和共模(253)
11.1.3 奇模和偶模(254)
11.1.4 差分对和差分阻抗(256)
11.2 差分信号的阻抗分析与计算(257)
11.2.1 无耦合时的差分阻抗(257)
11.2.2 耦合时的差分阻抗(258)
11.2.3 返回电流分布对阻抗的影响(262)
11.2.4 差分阻抗的计算(264)
11.3 差分信号设计中存在的问题及其解决方案(268)
11.3.1 差分线的端接(268)
11.3.2 差分信号的错位与失真(270)
11.3.3 差分线的辐射干扰(272)
11.3.4 干扰线对差分信号的影响(274)
11.3.5 返回路径中的间隙(275)
11.3.6 紧密耦合与非紧密耦合的影响(276)
11.3.7 奇模状态与偶模状态的影响(277)
11.3.8 PCB中的差分走线原则(280)
本章小结(284)
思考题(285)
第12章 高速电路仿真设计实例(286)
12.1 仿真设计的可行性(286)
12.2 高速光纤收发模块仿真设计与分析(287)
12.2.1 SFP光收发模块的工作原理及设计要求(287)
12.2.2 SFP光收发模块的PCB设计与仿真分析(288)
12.2.3 SFP光收发模块的板级设计要求及板层设置(289)
12.2.4 SPF光收发模块布局的确定及仿真分析(290)
12.2.5 SFP光收发模块布线的仿真分析(291)
12.3 高速误码测试系统信号完整性仿真设计(295)
12.3.1 系统组成及工作原理(295)
12.3.2 PCB设计及信号完整性仿真分析(299)
12.4 FPGA实现高速误码测试的PCB仿真设计(306)
12.4.1 基于FPGA(FX100)的误码仪原理及硬件电路分析(306)
12.4.2 系统PCB设计及信号完整性仿真分析(312)
本章小结(318)
思考题(319)
参考文献(320)2100433B
本书较系统、全面、深入地介绍了高速电路信号完整性分析与设计的基本理论、概念、技术和应用。全书共分12章，内容包括：高速信号与高速电路的基本概念、高速信号完整性基本理论、高速逻辑电路分析、高速信号的反射分析、串扰分析、开关噪声分析、时序分析、EMC分析、电源完整性分析、信号完整性仿真模型分析、高速电路差分线设计以及高速电路仿真设计实例等。本书配有免费电子教学课件。
本书层次结构清晰，内容全面，叙述由浅入深，理论、分析与设计相结合，前后连贯。本书还将当前高速信号环境下通信电子电路设计所面临的具体问题，结合高速电路设计的基本理论和先进的信号完整性仿真设计与分析工具，对电路设计中所涉及的信号完整性问题进行重点阐述，充分反映了近年来高速电路设计的新理论、新方法、新技术和新应用，可以帮助读者尽快了解和跟踪高速电路设计领域的最新发展。
本书可作为高等院校理工科电子科学与技术以及信息与通信类研究生和高年级本科生的教材及参考书，亦可作为从事通信与电子电路设计的工程技术人员学习和掌握高速电路设计与仿真分析的培训教材和参考书。
灵敏度，抗干扰性，失真度（保真），带宽，线性度，信号是否隔离（共地问题），功耗（可能是电池供电），成本，体积。等等。对于以上条目，根据要求提出具体设计指标。 以上是假设输入量是电压信号。对于最原始的信...
LA7687A 小信号处理集成电路LA7687A(LA7688)该集成电路较三洋公司LA7680芯片的主要特点有彩色解码电路极为简单外围引脚元件极少放弃了惯用于的使用玻璃延迟线组成梳状滤波器PAL-D...
MCM高速电路布局布线设计的信号完整性分析
MCM高速电路布局布线设计的信号完整性分析
随着封装密度的增加和工作频率的提高,MCM电路设计中的信号完整性问题已不容忽视。本文以检测器电路为例,首先利用APD软件实现电路的布局布线设计,然后结合信号完整性分析,对电路布局布线结构进行反复调整,最后的SpectraQuest软件仿真结果表明,改进后的电路布局布线满足信号完整性要求,同时保持较高的仿真精度。
高速PCB信号完整性分析
高速PCB信号完整性分析
信号完整性技术分析 学院：电气学院 姓名：赵家谓 学号： 3090504051 专业：电子信息科学与技术 摘要 随着微电子技术和计算机技术的不断发展， 信号完整性分析的应用已经成为 解决高速系统设计的唯一有效途径。 借助功能强大的 Cadence公司 SpecctraQuest 仿真软件，利用 IBIS 模型，对高速信号线进行布局布线前信号完整性仿真分析 是一种简单可行行的分析方法， 可以发现信号完整性问题， 根据仿真结果在信号 完整性相关问题上做出优化的设计，从而缩短设计周期。 本文概要地介绍了信号完整性 (SI)的相关问题，基于信号完整性分析的 PCB设计 方法，传输线基本理论， 详尽的阐述了影响信号完整性的两大重要因素 —反射和 串扰的相关理论并提出了减小反射和串扰得有效办法。 讨论了基于 SpecctraQucst 的仿真模型的建立并对仿真结果进行了分析。 研究结果表明在高速电路
《信号完整性分析与设计》以高速PCB/封装为主要研究对象，辅之以典型的仿真示例，深入阐明电路中信号完整性(SI)、电源完整性(PI)和电磁完整性(EMI)三类性能分析技术。内容侧重于引导对高速电路原理的感悟和理解，注重培养工程师们对高速设计的直觉把握。
《信号完整性分析与设计》以深入浅出的方式，从系统及电路的高速效应出发，对互连设计与完整性分析技术进行全方位、多角度的透视;完整论述SI、PI和EMI间的相关机理和本质;着力揭示无源元件的物理及拓扑结构与复杂电气性能之间的内在联系;附录还介绍了高速信令和PI仿真技术。
书中介绍的技术可直接指导实际高速电路与系统的设计与分析，具有很强的工程实用性。《信号完整性分析与设计》的读者覆盖面广，可以作为研究生学习广义信号完整性的课程教材或参考书，也可以作为高速电路与系统设计师们的研发手册与实践指南。
《信号完整性分析与设计》为电子信息与电气学科规划教材·电子信息科学与工程类专业。
第一部分 信号完整性
第1章 高速电路与信号完整性
1.1 工艺进步是高速化的引擎
1.2 高速电路的技术支点
1.2.1 高速I/O信令标准
1.2.2 中心平台PCB
1.2.3 核心支点ASIC/FPGA
1.2.4 高速海量存储器
1.3 高速电路的SI、PI和EMI
1.4 SI、PI和EMI协同设计
1.5 PDN影响SI
1.6 EMI的源头设计策略
参考文献第2章 高速互连设计基础
2.1 电阻
2.1.1 互连线的电阻
2.1.2 单位长度电阻
2.1.3 方块电阻
2.1.4 非均匀电流聚集下的电阻
2.1.5 高频时的互连电阻
.2.2 电感
2.2.1 自感与互感
2.2.2 局部电感与回路电感
2.2.3 电感与地弹
2.2.4 方块电感
2.2.5 非均匀电流聚集下的电感
2.2.6 趋肤效应与挤近效应
2.3 电容
2.3.1 电容的静态/动态定义
2.3.2 有效介电常数
2.3.3 单位长度电容
2.3.4 平面电容与去耦时间
2.4 传输线基础
2.4.1 传输线方程
2.4.2 特性阻抗的近似计算
2.5 高速及高频的概念
2.5.1 上升边和边沿率
2.5.2 上升边的空间延伸
2.5.3 转折频率/信号带宽
2.5.4 快边沿率效应
2.5.5 寄生效应
2.5.6 高频效应
2.6 高速互连的表征
2.6.1 频域:S参数
2.6.2 时域:眼图
2.7 差分传输线
2.7.1 差分信号与差分对
2.7.2 奇模、偶模与差分阻抗
2.7.3 差分对的匹配
2.7.4 混模S参数
参考文献
第3章 反射、串扰与同时开关噪声
3.1 反射
3.1.1 反射原理
3.1.2 传输线匹配策略
3.1.3 典型不连续的反射分析
3.2 串扰
3.2.1 互容与互感
3.2.2 容性耦合与感性耦合
3.2.3 串扰的仿真及其对信号的影响
3.2.4 降低串扰的措施
3.3 同时开关噪声
3.3.1 同时开关噪声的成因
3.3.2 ΔI与SSN的建模仿真
3.4 小结
参考文献
第4章 非理想互连的分析与设计
4.1 一般互连与非理想互连
4.1.1 常见的互连线结构
4.1.2 非理想互连的协同分析
4.2 走线突变
4.3 过孔
4.3.1 过孔的返回路径
4.3.2 过孔的种类
4.3.3 过孔的传输特性与平面谐振
4.3.4 过孔耦合
4.3.5 过孔返回路径的分析与设计
4.3.6 微过孔工艺
4.4 参考平面不连续
4.4.1 参考平面不连续导致SI、PI和EMI问题
4.4.2 平面分割的权衡
4.5 连接器
4.5.1 连接器引入阻抗突变
4.5.2 为信号引脚分配紧邻的返回路径
4.5.3 连接器与PCB的连接
4.6 封装
4.6.1 封装工艺的进步趋势
4.6.2 改善性能的封装设计
4.7 小结
参考文献
第5章 非理想互连的建模与仿真
5.1 信号带宽与上升边
5.2 互连线的特性区域
5.2.1 集总区域
5.2.2 RC区域
5.2.3 LC区域
5.2.4 趋肤效应区域
5.2.5 介质损耗区域
5.2.6 波导色散区域
5.3 集总建模与宽带建模
5.3.1 互连建模概述
5.3.2 集总建模
5.3.3 宽带建模
5.4 基于TDR测量的走线突变建模
5.4.1 不连续的集总近似条件
5.4.2 阻抗曲线与电路拓扑
5.4.3 模型带宽与入射信号上升边
5.5 基于电流通路的过孔建模与仿真
5.5.1 过孔建模仿真概述
5.5.2 电源/地平面对的宏模型
5.5.3 单个完全切换过孔的建模仿真
5.5.4 多个完全切换过孔间耦合的建模仿真
5.5.5 部分切换过孔的建模仿真
5.5.6 包含短路孔或去耦电容器的过孔建模仿真
5.5.7 过孔建模仿真要点
5.6 小结
参考文献
第6章 高速总线设计
6.1 高速总线结构概述
6.1.1 并行总线向串行总线的过渡
6.1.2 背板总线拓扑结构
6.1.3 SerDes
6.1.4 RapidIO
6.1.5 PCIExpress
6.2 菊花链拓扑设计
6.2.1 分支线的反射
6.2.2 菊花链布线的分析与仿真
6.2.3 中途容性负载的影响
6.3 蛇形布线
6.3.1 并行总线的时序
6.3.2 蛇形布线
6.4 1 10GHz高速串行链路分析与设计
6.4.1 高速串行链路的主要问题
6.4.2 过孔阻抗的匹配补偿设计
6.4.3 高速连接器
6.4.4 差分对布线
6.4.5 寄生参数补偿
6.4.6 链路高频损耗评估
6.4.7 预加重/去加重与均衡
6.4.8 链路的系统级仿真
6.5 小结
参考文献
第二部分 电源完整性
第7章 PDN分析与设计基础
7.1 集成电路的功率传输
7.1.1 供电电压制约电路性能
7.1.2 功率传输中的问题
7.2 PDN的组成
7.2.1 VRM
7.2.2 去耦电容器
7.2.3 PCB和封装电源/地平面
7.2.4 芯片电源分配网络
7.3 电源/地平面噪声的产生与传播
7.3.1 电源/地平面谐振模式
7.3.2 PCB过孔切换
7.3.3 IC电流吸取
7.4 基于目标阻抗的PDN设计
7.5 平面PDN常用的建模技术
7.5.1 谐振腔法
7.5.2 分布式电路法
7.6 PDN集总分析技术
7.6.1 去耦电容器的频率特性
7.6.2 PDN集总分析
7.7 PDN设计专题讨论
7.7.1 PDN去耦设计的不同途径
7.7.2 去耦电容器的位置设计
7.7.3 材料及厚度对性能的影响
7.8 PDN中的DC-DC稳压器
7.8.1 DC-DC稳压器指标参数
7.8.2 线性稳压器
7.8.3 开关稳压器
7.8.4 DC-DC稳压器的选用
7.8.5 1.5 V设计示例:CycloneEPC12FPGA
7.8.6 电源/地平面版图设计
参考文献
第8章 高速PDN频域分析与设计
8.1 引言
8.2 平面PDN的特性
8.2.1 PDN的叠加阻抗
8.2.2 PDN的全局和本地特性
8.3 多输入叠加阻抗
8.3.1 多输入叠加阻抗的定义
8.3.2 多输入叠加阻抗的计算
8.3.3 示例分析
8.4 多输入自阻抗
8.4.1 多输入自阻抗的定义
8.4.2 多输入自阻抗的计算
8.4.3 示例分析
8.4.4 去耦平面PDN的多输入自阻抗
8.5 多输入阻抗能准确表征PDN
8.6 基于多输入阻抗的PDN分析与设计
8.6.1 基于多输入阻抗的分析方法
8.6.2 示例讨论
8.7 时域仿真验证
8.7.1 SPICE和FDTD时域验证
8.7.2 实验测量验证
8.8 小结
参考文献
第9章 高速PDN时域分析与设计
9.1 引言
9.2 去耦电容器网络的时间有限响应
9.2.1 去耦网络的瞬态响应
9.2.2 去耦网络的目标去耦时间
9.3 PDN串联电感导致功率传输延迟
9.3.1 功率传输延迟的估算
9.3.2 功率传输延迟的验证
9.4 去耦电容器的时域表征及设计
9.4.1 ΔV时常数的定义
9.4.2 串联电感/电阻、电容及噪声容限对ΔV时常数的影响
9.4.3 去耦网络设计原理
9.4.4 去耦电容器数目计算
9.5 基于功率传输的高速PDN去耦网络设计
9.5.1 去耦网络集总假设成立
9.5.2 ΔV时常数的验证
9.5.3 复杂PDN的设计
9.5.4 最快去耦电容器的选择
9.5.5 去耦电容器摆放位置的分析
9.6 与目标阻抗法的比较
9.6.1 功率传输法所得的PDN输入阻抗
9.6.2 目标阻抗法、功率传输法与电源噪声的关系
9.6.3 功率传输法的优点
9.7 设计验证
9.7.1 FDTD全波验证
9.7.2 实验测量验证
9.8 小结
参考文献
第10章 PDN噪声耦合管理与抑制
10.1 PDN噪声管理概述
10.2 器件与电源噪声
10.2.1 器件的选择
10.2.2 面向器件的PDN设计
10.3 为信号路径设计低阻抗的紧邻返回路径
10.3.1 减少返回路径不连续
10.3.2 避免返回路径重叠
10.3.3 适当分配信号引脚和地引脚
10.4 切断电源噪声的传播路径
10.4.1 源端抑制噪声
10.4.2 在传播途中抑制噪声
10.4.3 在敏感区域抑制噪声
10.5 电源/地平面噪声管理
10.5.1 去耦电容器
10.5.2 短路孔
10.5.3 平面分割
10.5.4 网络隔离
10.6 小结
参考文献
第三部分 电磁完整性
第11章 电磁完整性设计基础
11.1 EMC设计必不可少
11.2 数字电路设计中的EMC--电磁完整性
11.3 EMI与SI、PI的关系
11.4 电流回路的辐射
11.4.1 差分电流辐射
11.4.2 共模电流辐射
11.5 PCB中主导EMI的互连结构
11.5.1 高速信号与互连
11.5.2 外层信号回路
11.5.3 互连阻抗不匹配
11.5.4 电源/地平面谐振腔
11.5.5 非理想电流回路
11.6 接"地"之"迷"
11.6.1 返回路径不是简单的"地"
11.6.2 不同"地"的含义
11.6.3 "地"并非电流槽
11.6.4 PCB参考的连接策略
11.7 EMI设计要点
11.8 小结
参考文献
第12章 高速PCB的EMI设计
12.1 数字器件的选择与电路设计
12.1.1 数字器件选择要点
12.1.2 电路设计要点
12.2 电磁屏蔽与滤波设计
12.2.1 电磁屏蔽
12.2.2 滤波
12.3 参考平面的分析与设计
12.3.1 参考平面的作用
12.3.2 参考平面的设计
12.3.3 元器件的连接与安装
12.3.4 参考平面的谐振
12.3.5 边缘辐射
12.3.6 过孔设计
12.3.7 平面分割
12.4 PDN电源/地去耦设计
12.4.1 概述
12.4.2 分立去耦
12.4.3 平面对去耦
12.5 匹配传输线设计
12.5.1 传输线及匹配
12.5.2 传输线布线与连接器设计
12.5.3 差分对
12.6 PCB叠层设计
12.6.1 减小走线/元器件到平面的间距
12.6.2 铜平衡
12.6.3 单层PCB
12.6.4 两层PCB
12.6.5 四层PCB
12.6.6 六层PCB
12.6.7 八层PCB
12.6.8 PCB层数设计
参考文献
附录A 高速信令简介
附录B 电源完整性分析典型示例
附录C 技术要点汇总
信号完整性分析与设计内容简介