选择特殊符号
选择搜索类型
请输入搜索
开关电容(SC)电路是由受时钟信号控制的开关和电容器组成的电路。它是利用电荷的存储和转移来实现对信号的各种处理功能。在实际电路中,有时仅用开关和电容器构成的电路往往不满足要求,所以多与放大器或运算放大器、比较器等组合起来,以实现电信号的产生、变换与处理。
利用开关电容电路来处理模拟信号在1972年首先提出,由于它具有的一些特殊的优点,引起了人们的重视,并加强了这方面的研究工作。1977年发表了采用NMOS工艺和开关电容技术构成的环路滤波器,1978年美国Intel公司首先制成用于PCM电话系统的话路滤波器,从而进入了实用阶段。近年来,对开关电容的理论、分析方法和电路技术进行了多方面的研究,进一步拓展了开关电容电路技术在模拟信号处理领域的应用范围。
由于开关电容电路使用MOS工艺,尺寸小,功耗低,工艺过程比较简单,易于大规模集成,因此得到了较快的发展和广泛的应用。
开关电容(SC)电路是由受时钟信号控制的开关和电容器组成的电路。它是利用电荷的存储和转移来实现对信号的各种处理功能。在实际电路中,有时仅用开关和电容器构成的电路往往不满足要求,所以多与放大器或运算放大器、比较器等组合起来,以实现电信号的产生、变换与处理。
利用开关电容电路来处理模拟信号在1972年首先提出,由于它具有的一些特殊的优点,引起了人们的重视,并加强了这方面的研究工作。1977年发表了采用NMOS工艺和开关电容技术构成的环路滤波器,1978年美国Intel公司首先制成用于PCM电话系统的话路滤波器,从而进入了实用阶段。近年来,对开关电容的理论、分析方法和电路技术进行了多方面的研究,进一步拓展了开关电容电路技术在模拟信号处理领域的应用范围。
由于开关电容电路使用MOS工艺,尺寸小,功耗低,工艺过程比较简单,易于大规模集成,因此得到了较快的发展和广泛的应用。2100433B
电容式接近开关原理:电容式接近开关属于一种具有开关量输出的位置传感器,测量头是构成电容器的一个极板,而另一个极板是物体的本身,当物体移向接近开关时,物体和接近开关的介电常数发生变化,使得和测量头相连...
电容在电路中的作用:1)旁路旁路电容是为本地器件提供能量的储能器件,它能使稳压器的输出均匀化,降低负载需求。就像小型可充电电池一样,旁路电容能够被充电,并向器件进行放电。为尽量减少阻抗,旁路电容要尽量...
电容补偿柜可以有效起到提高电网功率因数,节约电能,提高供电质量的作用。襄阳赛克斯电气股份有限公司(简称SEC公司)现已形成以电机起动、补偿、节能、调速和控制;高低压成套设备;工业自动控制设备、建筑电器...
一种改进的流水线ADC开关电容电路
为降低流水线模数转换器(ADC)中跨导运算放大器(OTA)设计要求,在分析已有开关电容电路(SC)误差消除技术和流水线ADC误差源的基础上,提出一种改进的流水线ADC开关电容电路及与其匹配的OTA设计方案。采用交叉差分结构,对虚地电容进行了修正,并将电容失配参数在系统传输函数中消去,使开关电容电路对OTA的增益误差要求降低,并使其瞬态功耗下降。采用CM O S 0.18μm工艺设计了一个分辨率为8位、取样速率200 MH z的ADC作为验证原型,仿真结果表明,该优化结构符合ADC电路高速低功耗要求,可作为信号前端处理模块应用到模数转换电路中。
一种高精度低功耗流水线ADC开关电容电路
提出一种新的电容失配校正方案及功耗驱动的OTA设计思路,通过对虚地电容的修正,将电容失配因子在取样保持系统中去除,达到提高电容匹配程度,降低OTA增益误差的要求,使开关电容部分的瞬态功耗下降.本文采用TSMC 0.18μm工艺设计了一个8位,取样速率为200MHz的流水线结构模数转换器作为验证电路,仿真结果说明此优化结构符合高精度和低功耗要求,可应用到流水线等高速模数转换电路中作为信号前端处理模块使用.
目录
第1章MOS器件物理学基础
1.1引言
本章提要
1.2MOS晶体管
基本原理
MOS晶体管的定标
1.3MOSFET开关
导通电阻
kT/C噪声
电荷注入
1.4MOSFET电容
参考文献
第2章运算放大器
2.1引言
本章提要
2.2两级式运算放大器
2.3套筒式和折叠式共源共栅运算放大器
附录2.1
参考文献
第3章开关电容子电路
3.1引言
本章提要
3.2用开关电容电路模拟的电阻
SC模拟电阻
SC模拟电阻的优点
电容比与电路参数
3.3开关电容积分器
对寄生电容敏感的SC积分器
对寄生电容不敏感的SC积分器
全差分SC积分器
3.4CMOS采样保持电路
性能参数
S&H电路的测试
CMOSS&H电路
3.5开关电容插值滤波器和采样抽取滤波器
SC插值滤波器
SC采样抽取滤波器
3.6开关电容电路的信号流图分析
信号流图分析
梅森公式
附录3.1
参考文献
第4章开关电容滤波器
4.1引言
本章提要
4.2低阶开关电容滤波器
一阶SC滤波器
二阶SC滤波器
面积优化的高Q的SC滤波器
4.3高阶开关电容滤波器
SC滤波器的实现
二阶滤波器的排序及其动态范围标定
设计实例:低通SC椭圆形滤波器
4.4高频CMOS开关电容滤波器
附录4.1
参考文献
第5章开关电容数据转换器
5.1引言
本章提要
5.2数据转换器的性能参数
DAC指标
ADC指标
积分非线性、微分非线性和量化噪声
5.3奈奎斯特频率级DAC
积分奈奎斯特频率级DAC
奈奎斯特频率级SCDAC
数据转换器的匹配精度
5.4奈奎斯特频率级ADC
快闪型ADC
两步型ADC
流水线型ADC
循环型ADC
逐次逼近型ADC
5.5过采样级的数据转换器
奈奎斯特频率级与过采样级的比较
噪声整形与稳定性
ΔΣ调制器的分类
1位量化的ΔΣ调制器
多位量化的ΔΣ调制器
附录5.1
参考文献
第6章开关电容DC-DC变换器
6.1引言
SCDC-DC变换器的分类
SCDC-DC变换器的应用
本章提要
6.2Dickson电荷泵
传统的Dickson电荷泵
改进型Dickson电荷泵
6.3交叉耦合SC升压DC-DC变换器
6.4SC降压DC-DC变换器
6.5多增益SCDC-DC变换器
参考文献
第7章高级开关电容电路技术
7.1引言
本章提要
7.2低压SC电路技术
低电压的挑战
时钟提升与开关自举电路
开关运放
7.3SC电路的精度增强技术
运放的缺陷
自动归零技术
相关型双采样
参考文献
第8章多模RF接收器中SCΔΣ调制器的设计
8.1引言
多模的挑战
多模RF接收器中的ΔΣ调制器
本章提要
8.2接收器系统
质量参数
传统的超外差接收器
零中频(直接转换)接收器
低中频接收器
宽带中频双转换接收器
数字中频接收器
调制器的性能指标
8.3系统级ΔΣ调制器的设计
中频(IF)频率和过采样比(OSR)
GSM和DECT中ΔΣ调制器的设计
WCDMA中的ΔΣ调制器的设计
电容值的选择
ΔΣ调制器中的非理想性
8.4电路实现
SC积分器
运算跨导放大器(OTA)
量化器
8.5测试结果
8.6结论
参考文献
索引
版 次:初版
开 本:小16开
包 张:平装
目录
Preface
Acknowledgment
ListofAbbreviations
ListofFigures
ListofTables
1INTRODUCTION
1.High-FrequencyIntegratedAnalogFiltering
2.MultirateSwitched-CapacitorCircuitTechniques
3.Sampled-DataInterpolationTechniques
4.ResearchGoalsandDesignChallenges
2IMPROVEDMULTIRATEPOLYPHASE-BASEDINTERPOLATIONSTRUCTURES
1.Introduction
2.ConventionalandImprovedAnalogInterpolation
3.PolyphaseStructuresforOptimum-classImprovedAnalogInterpolation
4.MultirateADBPolyphaseStructures
4.1CanonicandNon-CanonicADBRealizations
4.2SCCircuitArchitectures
5.Low-SensitivityMultirateIIRStructures
5.1MixedCascade/ParallelForm
5.2Extra-RippleIIRForm
6.Summary
3PRACTICALMULTIRATESCCIRCUITDESIGNCONSIDERATIONS
1.Introduction
2.PowerConsumptionAnalysis
3.Capacitor-RatioSensitivityAnalysis
3.1FIRStructure
3.2IIRStructure
4.FiniteGain&BandwidthEffects
5.Input-ReferredOffsetEffects
6.PhaseTiming-MismatchEffects
6.1PeriodicFixedTiming-SkewEffect
6.2RandomTiming-JitterEffects
7.NoiseAnalysis
8.Summary
4GAIN-ANDOFFSET-COMPENSATIONFORMULTIRATESCCIRCUITS
1.Introduction
2.AutozeroingandCorrelated-DoubleSamplingTechniques
3.AZandCDSSCDelayBlockswithMismatch-FreeProperty
3.1SCDelayBlockArchitectures
3.2GainandOffsetErrors-ExpressionsandSimulationVerification
3.3Multi-UnitDelayImplementations
4.AZandCDSSCAccumulators
4.1SCAccumulatorArchitectures
4.2GainandOffsetErrors-ExpressionsandSimulationVerification
5.DesignExamples
6.SpeedandPowerConsiderations
7.Summary
5DESIGNOFA108MHzMULTISTAGESCVIDEOINTERPOLATINGFILTER
1.Introduction
2.OptimumArchitectureDesign
2.1MultistagePolyphaseStructurewithHalf-BandFiltering..
2.2Spread-ReductionScheme
2.3Coefficient-SharingTechniques
3.CircuitDesign
3.1lst-Stage
3.22nd-and3rd-Stage
3.3DigitalClockPhaseGeneration
4.CircuitLayout
5.SimulationResults
5.1BehavioraISimulations
5.2Circuit-LevelSimulations
6.Summary
6DESIGNOFA320MHZFREQUENCY-TRANSLATEDSCBANDPASSINTERPOLATINGFILTER
1.Introduction
2.PrototypeSystem-LevelDesign
2.1Multi-notchFIRTransferFunction
2.2Time-InterleavedSerialADBPolyphaseStructurewith
Autozeroing
3.PrototypeCircuit-LevelDesign
3.1AutozeroingADBandAccumulator
3.2High-SpeedMultiplexer
3.3OverallSCCircuitArchitecture
3.4TelescopicopampwithWide-SwingBiasing
3.5nMOSSwitches136
3.6NoiseCalculation
3.7I/0Circuitry
3.8LowTiming-SkewClockGeneration
4.LayoutConsiderations
4.1DeviceandPathMatching
4.2SubstrateandSupplyNoiseDecoupling
4.3Shielding
4.4FloorPlan
5.SimulationResults
5.1OpampSimulations
5.2FilterBehavioralSimulations
5.3FilterTransistor-LevelandPost-LayoutSimulations
6.Summary
7EXPERIMENTALRESULTS
1.Introduction
2.PCBDesign
2.1FloorPlan
2.2PowerSuppliesandDecoupling
2.3BiasingCurrents
2.4InputandOutputNetwork
3.MeasurementSetupandResults
3.1FrequencyResponse
3.2Time-DomainSignalWaveforms
3.3One-ToneSignalSpectrum
3.4Two-ToneIntermodulationDistortion
3.5THDandIM3vs.InputSignalLevel
3.6NoisePerformance
3.7CMRRandPSRR
4.Summary
8CONCLUSIONS
APPENDIX1TIMING-MISMATCHERRORSWITHNONUNIFORMLYHOLDINGEFFECTS
1.SpectrumExpressionsforIU-ON(SH)andIN-CON(SH)
1.1IU-ON(SH)
1.2IN-CON(SH)
2.ClosedFormSINADExpressionforIU-ON(SH)andIN-CON(SH)
2.1IU-ON(SH)
2.2IN-CON(SH)
3.ClosedFormSFDRExpressionforIN-CON(SH)systems
4.SpectrumCorrelationofIN-OU(IS)andIU-ON(SH)
APPENDIX2NOISEANALYSISFORSCADBDELAYLINEANDPOLYPHASESUBFILTERS
1.OutputNoiseofADBDelayLine
2.OutputNoiseofPolyphaseSubfilters
2.1UsingTSIInputCoefficientSCBranches
2.2UsingOFRInputCoefficientSCBranches
APPENDIX3GAIN,PHASEANDOFFSETERRORSFORGOCMFSCDELAYCIRCUITIANDJ
1.GOCMFSCDelayCircuitI
2.GOCMFSCDelayCircuitJ2100433B