上拉电阻
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
上拉是对器件输入电流，下拉是输出电流;强弱只是上拉电阻的阻值不同，没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
-
选择特殊符号
选择搜索类型
请输入搜索
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
上拉是对器件输入电流，下拉是输出电流;强弱只是上拉电阻的阻值不同，没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
就是从电源高电平引出的电阻接到输出端
1、如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。
2、如果输出电流比较大，输出的电平就会降低(电路中已经有了一个上拉电阻，但是电阻太大，压降太高)，就可以用上拉电阻提供电流分量， 把电平"拉高"。(就是并一个电阻在IC内部的上拉电阻上，这时总电阻减小，总电流增大)。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
数字电路有三种状态:高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定!
一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上拉电阻，也就是说，该端口正常时为高电平;C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻。
上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流。
1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用, 1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值 2 OC门必须...
P0口接上拉电阻，是因为P0口内部无上拉电阻，无法输出高电平，接了上拉电阻，也不一定是高点平，要由PO口状态决定，若P0口输出AAH,则输出10101010.。在这个电路里，采用扫描输出，P0是段码，...
上拉电阻就是拉一个电阻接电源的正极，起到抬高电平的作用，比如有些输出或输放端是低电平有效的话就要求接个上拉电阻。 下拉电阻是接一个电阻到电源的负极，把电平稳定到低电平的作用，作...
需要注意的是，上拉电阻太大会引起输出电平的延迟。(RC延时)
一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。
下拉电阻:和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
电阻.
电阻.
电子器件及电源基础 --电源部内部教材 第一版 2010. 03.01 序 作为一个优秀的电子工程师，必须要对 基本电子元器件的特性有很好的了解和掌 握，才能再应用中游刃有余。基于此我们编 写了这部教材，一是为了在电源应用领域对 基本器件及电源基础做一个总结， 亦是作为 一部内部教材，以供参考。 本文共分六章，第一章电阻，第二章 LDO, 第三章电感，第四章电容，第五章 MOS,第 六章运放，第七章 IC 基本特性。 知识需要完善和传承，在这部教材的基础 上，希望更多的人能将它不断完善。 路漫漫其修远兮， 吾将上下而求索。 共勉之！ 王昱權（ Davey） 目录 序⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯ 2 第一章 电阻⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯ ...3 1.1 电阻的种类与材质 ⋯⋯⋯⋯⋯⋯⋯⋯ ..3 1.2 电阻的主要特性参数 ⋯⋯⋯⋯⋯⋯⋯ ..5 1.3 标准电阻的阻值表
电阻系列
电阻系列
电阻系列： 0.25W: 0 欧--22 兆 系列规格齐全 0.5W: 0.15 欧--22 兆系列规格齐全 1W : 0.05 欧--10 兆系列规格齐全 2W： 0.05 欧--22 兆系列规格齐全 3W: 0.01 欧 --8.2 兆系列规格齐全 5W： 0.27 欧--510K 系列规格齐全 LED灯箱碳膜电阻： 1W: 1 欧 22欧 100欧 220欧 330欧 510欧 1K 2K 2W: 1 欧 22欧 100欧 220欧 330欧 510欧 1K 2K 水泥电阻： 5W：0.22 欧 0.25 欧 0.33 欧 0.5 欧 1欧 10欧 20欧 200欧 5.1K 9.1K 12K 10w: 1 欧 --5.1K 系列规格齐全 高压电阻（片式） -可定做： 1W--8W系列规格齐全 热敏电阻： 5D-8,5D-9,5D-1O,5D-11 压敏电阻： 7K 1
百度一下上拉电阻与下拉电阻，一堆一堆的解释就出来了，不过，好像没有一个解释的通熟易懂的，可能是写解释的人水平太高了，说的话小白听不懂。
我来给你来点通熟易懂的解释吧。
上拉电阻与下拉电阻用在什么场合？
答：用在数字电路中，存在高低电平的场合。
上拉电阻与下拉电阻怎么接线？
上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚（如单片机引脚）
下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚（如单片机引脚）
如上图，R13和R14，一端接到了3.3V,一端通过J17连接到单片机引脚，这两个电阻就是上拉电阻。
如上图，R18的一端连接到了GND,一端连接到了单片机的引脚（只不过是串了一个电阻后连接到了单片机引脚）。所以这个就是下拉电阻。
上拉电阻和下拉电阻有什么用？
1.提高驱动能力：
例如，用单片机输出高电平，但由于后续电路的影响，输出的高电平不高，就是达不到VCC，影响电路工作。所以要接上拉电阻。下拉电阻情况相反，让单片机引脚输出低电平，结果由于后续电路影响输出的低电平达不到GND，所以接个下拉电阻。
2.在单片机引脚电平不定的时候，让后面有一个稳定的电平：
例如上面接下拉电阻的情况下，在单片机刚上电的时候，电平是不定的，还有就是如果你连接的单片机在上电以后，单片机引脚是输入引脚而不是输出引脚，那这时候的单片机电平也是不定的，R18的作用就是如果前面的单片机引脚电平不定的话，强制让电平保持在低电平。
再这么解释一下吧，如果IE_DATA那个地方，不连接任何引脚，那么由于R18的下拉作用，IE_DATA就是低电平，所以三极管就不会导通。
不知道你清楚了没有？
1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！
2、上拉是对器件注入电流，下拉是输出电流
3、弱强只是上拉电阻的阻值不同，没有什么严格区分
4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上拉电阻作用
1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流
5、接电阻就是为了防止输入端悬空
6、减弱外部电流对芯片产生的干扰
7、保护cmos内的保护二极管，一般电流不大于10mA
8、通过上拉或下拉来增加或减小驱动电流
9、改变电平的电位，常用在TTL-CMOS匹配
10、在引脚悬空时有确定的状态
11、增加高电平输出时的驱动能力。
12、为OC门提供电流。
上拉电阻在电路中的主要作用就是对电流起到限流作用，在一些设计当中经常会用到上拉与下拉电阻，但电源的设计者们往往对这两种电阻了解的不多，正因如此，在电路出现因为上拉与下拉电阻而导致的问题时，设计者们却会找不到相应的解决方法。在本篇文章当中，小编将为大家分享关于上拉电阻的一些基础知识与经验，希望能为大家有所帮助。
上拉电阻经验总结
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则
从灌电流的能力与节约能源的考虑出发，应具备电阻大，电流小的特点。从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。从确保足够的驱动电流考虑应当足够小;电阻小，电流大。对于高速电路，过大的上拉电阻可能边沿变平缓。
在10K到1K之间，适用于以上三点。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4、频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
本篇文章对上拉电阻的相关经验与选择原则进行了介绍，在这其中，对上拉电阻的选择是本篇文章的重点内容，希望大家能够利用本篇文章当中的知识点运用到自己的设计中去，丰富自己的知识储备。
带你理解上拉电阻与下拉电阻