第一篇 数字集成电路组件特性及其应用

用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

第1章 ssi逻辑电路

1.1 逻辑系列的类刑

1.1.1 ttl工艺

集电极开路门，即OC门，是一种能够实现线逻辑的电路。OC与非门电路的特点是将原TTL与非门电路中的VT3管(见图1)集电极开路，并取消集成电极电阻。所以，使用OC门时，为保证电路正常工作，必须外接一只RL电阻与电源VCC相连，称为上拉电阻，如图2(a)所示。

1.1.2 cmos工艺

1.1.3 ecl工艺

1. 2逻辑系列的特性

1.2.1 典刑门结构

1.2.2 电压传输特性

1.2.3 速度或传输延迟

1.2.4 功耗

1.2.5 抗扰度

1.2.6 加载

1.3 手册的查阅

1.3.1 绝对最人颁定值

1.3.2 电特性

1.4 逻辑门

逻辑门(Logic Gates)是在集成电路(Integrated Circuit)上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的"真"与"假"或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括"与"门，"或"门，"非"门，"异或"门(Exclusive OR gate)(也称:互斥或)等等。逻辑门可以组合使用实现更为复杂的逻辑运算。

1.4.1 与门

1.4.2 与非门

1.4.3 或门

.1.4.4 或非门

1.4.5 异或门

1.4.6 同门

1.4.7 非门

1.4.8 与或门

1. 4. 9 与或非门

1.5 ssi门

1.5.1 三态门与oc门

1.5.2 ssi门综述

1.6 锁存器和触发器

1.6.1 d触发器

1.6.2 jk触发器

1.6.3 ssi触发器综述

1.7 单稳态触发器

1.7.1 非重复触发器

1.7.2 重复触发器

1.8 专用电路

1.8.1 施密特触发器

1.8.2 传输线驱动器

1.8.3 电平移位器

1.9 定时关系、扇入和扇出

1.9.1 定时大系研究

1.9.2 扇入、扇出限制

1.10 利用ssi组件的设计

1.10.1 设计过程

1.10.2 组合电路设计举例

1.10.3 时序电路设计举例

1.11 器件选择表

第2章 msi逻辑电路

2.1 引言

2.1.1 msi的历史

2.1.2 msi工艺

2.1.3 命名和符号

2.1.4 msi特点

2.2 组合器件

2.2.1 数据选择器

2.2.2 译码器

2.2.3 编码器

2.2.4 运算器

2.3 时序电路

2.3.1 锁存器

2.3.2 寄存器

2.3.3 计数器

2.4 用msi组件的设计

2.4.1 一般系统设计准则

2.4.2 简单可编程逻辑控制器的设计

2.4.3 用msi组件的探试法设计

2.5 msi选择表

第3章 lsi逻辑电路

3.1 引言

3.2 以rom为基础的逻辑电路设计

3.2.1 多位二进制加法器的实现

3.2.2 时标序列发生器

3.2.3 宇符发生器

3.2.4 8位乘法器

3.2.5 rom的主要应用及其优点

3.3 以ram为基础的逻辑电路设计

3.3.1 ram组件介绍

3.3.2 以ram为基础的设计

3.4 可编程逻辑器件

第4章 定时器电路

4.1 引言

4.2 集成电路定时器的基本工作原理

4.2.1 指数上升划定时器电路

4.2.2 线性上升划定时器电路

4.2.3 单循环定时器的性能极限

4.2.4 定时器/计数器电路

4.3 555定时器组件

4.3.1 内部结构和分析

4.3.2 单稳态作方式

4.3.3 无稳态工作方式

4.4 其他单循环定时器

4.4.1 320线性上升型定时器

4.4.2 通用322/3905精确单稳态定时器

4.4.3 556双定时器

4.4.4 四定时器(ne558/ne559)

4.4.5 355工业定时器

4.5 微功耗定时器组件

4.5.1 7555/7556cmos定时器

4.5.2 l555/l556低功耗定时器

4.6 定时器/计数器组件

4.6.1 2240二进制可编程定时器/计数器组件

4.6.2 另外一些可编程定时器/计数器组件

4.6.3 2242固定定时器/计数器组件

4.7 定时器的应用

4.7.1 事件定时、延时

4.7.2 单稳态定时器的设计

4. 7.3 抗噪声强的单稳态定时器

4. 7.4 低功耗单稳态定时器

4.7.5 长延时定时器

4.7.6 时序定时器设计

4.7.7 可编程定时器

4.8 脉冲产生和整形应用

4.8.1 脉冲分频与展宽

4.8.2 脉宽调制

4.9 振荡器或时钟发生器

4.9.1 555型振荡器

4.9.2 低功耗时钟振荡器

4.9.3 10 khz方波振荡器

4.9.4 超低频时钟振荡器、二进制数据伪随机模式产生器

4.10 扫描信号发生器

4.11 阶梯波信号发生器

第二篇 可编程逻辑器件及其应用

第5章 可编程逻辑器件基础

5.1 可编程逻辑器件的基本分类

5.1.1 可编程逻辑器件的集成度分类

5.1.2 可编程逻辑器件的其他分类

5.2 可编程逻辑器件的基本结构

5.2.1 pld电路的表示方法及有大符号

5.2.2 与-或阵列

5.2.3 宏单元

5.3 可编程逻辑器件的基本资源

5.3.1 功能单元

5.3.2 输入-输出焊盘

5.3.3 布线资源

5.3.4 片内 ram

5.4 可编程逻辑器件的编程元件

5.4.1 熔丝型开关

5.4.2 反熔丝型开关

5.4.3 浮栅编程元件

5.4.4 基于sram的编程元件

5.5 可编程逻辑器件的测试技术

5.5.1 边界扫描测试法概述

5.5.2 jtag边界扫描寄存器

5.5.3 jtag bst的操作控制

5.6 可编程逻辑器件的设计开发

5.6.1 可编程逻辑器件的设计流程

5.6.2 可编程逻辑器件的开发环境

5.7 可编程逻辑器件的硬什描述语言

5.7.1 abel-hdl

5.7.2 verilog hdl

5.7.3 vhdl

5. 7. 4 verilog hdl和vhdl的比较

第6章 大规模可编程逻辑器件cpld/fpga

6.1 lattice公司的可编程逻辑器件

6. 1. 1 isplsi系列器件简介

6. 1. 2 isplsi1000系列器件

6. 1. 3 isplsi 5000 v系列器件

6.1.4 lattice在系统可编程器件的设计与编程

6.2 altera公司的可编程逻辑器件

6. 2. 1 altera公司的产品简介

6.2.2 max7000系列的结构特点

6.2.3 flex 10k系列的结构特点

6.2.4 altera公司芯片的设计流程

6.3 xilinx公司的可编程逻辑器件

6.3.1 xilinx公司产品简介

6.3.2 xc9500系列cpld器件

6.3.3 spartan系列fpga器件

6.3.4 xlinx可编程逻辑器件的设计

第7章 可编程逻辑器件的设计实例

7.1 可编程逻辑器件在数字系统中的应用

7.1.1 2位十进制数字频率计设计

7.1.2 正负脉宽数控调制信号发生器

7.1.3 数字跑表

7.1.4 乐曲演奏电路

7.1.5 8位移位相加硬件乘法器

7.1.6 十字路口红绿灯交通信号系统

7.1.7 乒乓球游戏电路

7.2 可编程逻辑器件在通信中的应用

7.2.1 循环冗余编解码器

7.2.2 4dpsk信号产生系统

7.2.3 高速数字相关器

7.3 可编程逻辑器件在数字信号处理中的应用

7.3.1 快速加法器

7.3.2 快速乘法器

7.3.3 图像解码中idct变换的实现

7.4 可编程逻辑器件在微机系统中的应用

7.4.1 先进先出队列(fifo)

7.4.2 mcs-51单片机与cpld 接口逻辑

7.4.3 高速a/d采样控制

第三篇 实用数字电路设计

第8章 键盘电路

8.1 16个键的键盘与 8080/8085微处理器的接口

8.1.1 8212入/出接cpld 接口逻辑

7.4.3 高速a/d采样控制

第三篇 实用数字电路设计

第8章 键盘电路

8.1 16个键的键盘与 8080/8085微处理器的接口

8.1.1 8212入/出接cpld 接口逻辑

7.4.3 高速a/d采样控制

第三篇 实用数字电路设计

第8章 键盘电路

8.1 16个键的键盘与8080/8085微处理器的接口

8.1.1 8212入/出接口介绍

8.1.2 按口介绍

8.1.2 按口介绍

8.1.2 按口电路

8.1.3 软件

8.2 x-y开关阵列

8.3 bcd拇指旋转开关与微处理器的接口

8.4 标准十六个按钮键盘编码器

8.5 消抖动的键盘编码器

8.6 十八个键7位键盘编码器

8.7 ascii编码器的扫描编码电路

8.8 通用键盘编码器

8.9 90个键四种方式的键盘编码器

8.10 简单的十六键扫描编码器

8.11 2*8键阵列编码器

8.12 8*8键阵列编码器

8.13 键盘编码器组件

第9章 控制器

9.1 算法模型设计方法

9.1.1 算法模型综述

9.1.2 语言

9.1.3 数据于系统和控制器

9.2 消息显示系统控制器

9.2.1 引言

9.2.2 控制器的硬件实现

9.2.3 rom实现

9.3 堆栈处理器控制器的微程序实现

9.3.1 引言

9.3.2 数据处理于系统

9.3.3 控制于系统的微程序实现

9.4 先入先出的(fifo)存储器

9.4.1 引言

9.4.2 数据于系统

9.4.3 控制于系统

第10章 显示电路

10.1 直接驱动液品显示电路

10.2 5位数荧光二极管显示

10.3 3 1/2位数多路场效应液晶显示电路

10.4 6位数荧光三极管显示

10.5 5位数发光二极管显示

10.6 多路发光二极管驱动器

10.7 8位多路发光二极管驱动电路

10.8 8位数多路发光二极管显示

10.9 计算器用6位数多路发光二极管显示

10.10 6位数四功能计算器显示

10.11 6位数计算器显示

10. 12 4位多路发光二极管显示电路

10.13 64个字母、数字符号显示的驱动电路

10.14 12位数ttl多路气体放电显示

10.15 12位数多路气体放电显示

10.16 7位数多路气体放电显示

10.17 4位数白炽灯显示

10.18 阴极射线示波器四通道转接器

10.19 tsc7211am/tsc7212am显示驱动器与微处理器的接口

10.19.1 与微处理器的接口输入

10.19.2 微处理器总线接口

10.20 tsc7211am与液晶显示器的接口

10.21 31/2位数多路bcd输出的模拟数字转换器与发光二极管点阵的接口

10.22 利用tsc9404实现两位数串入的发光二极管显示

10.23 tsc700a与tsc14433 adc接口，驱动3 1/2位发光二极管显示

10.24 随机数产生及其显示

10.25 时、分显示电路

10.26 微处理器与显示电路的接口

10.27 显示驱动器及显示电路设计实例

10.27.1 vled显示

10.27.2 真空荧光显示(vf)

16.27.3 ac等离子显示

10.27.4 dc等离子显示

10.28 器件选择表

第11章 信号产生电路

11.1 由门电路组成的单脉冲发生器

11.2 由触发器组成的单脉冲发生器

11.3 由专用芯片构成的单脉冲发生器

11.4 选通脉冲申发生器

11.5 短脉冲序列发生器

11.6 两种基本类型的序列发生器

11.7 8/16位串行码发生器

11.8 串行数据的偶校验码发生器

11.9 伪随机序列发生器

11.10 通州伪随机序列发生器

11.11 串行bcd码发生器

11.12 巴克码序列发生器

11.13 rom控制的时序发生器

11.14 可编程脉冲串发生器

11.15 可数控脉宽的脉冲发生器

11.16 采用频率合成法的脉冲信号源

11.17 用555定时器构成的多种波形发生器

11.18 由8038构成的多种波形发生器

第12章 信号检测电路

12.1 时序鉴别器

12.2 用中规模组件实现的序列检测器

12.3 8路逻辑检测电路

12.4 典刑的8位奇偶校验系统

12.5 汉明校验系统

12.6 第一信号鉴别山路

12.7 数字最人值检出电路

12.8 cmos逻辑探头电路

12.9 ttl逻辑探头电路

12.10 音响式逻辑探头电路

12.11 尖脉冲检测器

12.12 高频脉冲检测器

12.13 漏时钟检测电路

12.14 低速率噪声检测器

12.15 脉冲边沿检出电路

12.16 简单的脉冲宽度鉴别器

12.17 频率检测电路

12.18 频率检出电路

12.19 宽频带频率/相位比较器

12.20 相位同步检测器

12.21 相序检测器

12.22 交流电源掉电检测器

12.23 物体运动方向检测电路

第13章 振荡器与时钟电路

13.1 带rc延迟的ttl环形振荡器

13.2 由ttl非门组成的简单振荡器

13.3 由ttl门电路组成的晶体振荡器

13.4 由cmos非门构成的简单振荡器

13.5 cmos门电路组成的晶体振荡器

13.6 ecl或/或非门组成的rc振荡器

13.7 ecl门电路组成的高频晶体振荡器

13.8 采用施密特触发器的多谐振荡器

13.9 d触发器组成的rc振荡器

13.10 单稳态触发器级联组成的振荡器

13.11 单稳电路组成的频率和占空比独立可调振荡器

13.12 占空比受启动脉党控制的振荡器

13.13 555定时器组成的基本振荡器

13.14 555定时器组成的数控频率式振荡器

13.15 程控频率和占空比的555振荡器

13.16 由cd4007和cd4046构成的压控振荡器

13.17 用cd4060构成的多频输出振荡器

13.18 能与基准频率快速同步的压控振荡器

13.19 二相无重叠时钟电路

13.20 由基准时钟产生三相时钟的电路(一)

13.21 由基准时钟产生二相时钟的电路(二)

13.22 多路时序产生电路

13.23 由移位寄存器构成的时序脉冲发生器

13.24 占空比可变的多路时钟发生器

13.25 混合式多路时钟发生器

13.26 采用cmos通用芯片的标准秒时钟电路

13.27 采用专用芯片的标准秒时钟电路

13.28 由mc14440构成的液晶显示手表电路

第14章 模/数和数/模变换电路

14.1 具有启停控制功能的a/d变换电路

14.2 用mc14433构成的3 1/2上位数字电压表

14.3 使用mc14433构成的八通道数据采集系统

14.4 用add3701构成的3 3/4位dvm/dpm电路

14.5 用4 1/2 位a/d变换器icl7135构成的数字式电压表

14.6 4 1/2 位a/d变换器icl7135与8031单片机的接口电路

14.7 用icl7135构成的二进制浮点数a/d变换电路

14.8 8位a/d变换器adc0809与微机的接口

14.9 具有自适应功能的a/d电路

14.10 使用adc0820构成的高速a/d变换电路

14.44 高速a/d变换器ad7574与微机的接口

14.12 波形存储器中的高速a/d电路

14.13 ad7571与微机的按口电路

14.14 12位高速a/d变换器ad 7572与微机的接口电路

14.15 12位a/d变换器adc1210与微机的接口电路

14.16 7109型12位a/d变换器的应用电路

14.17 12位变频式逐次逼近a/d变换电路

14.18 12位高速a/d变换电路

14.19 14位高速a/d变换器adc1130的应用电路

14.20 14位高速双极性 a/d变换电路

14.21 mm5330构成的a/d变换电路

14.22 16位a/d变换器adc1143与微机的接口电路

14.23 分辨率扩展型a/d变换电路

14.24 dac0830系列8位d/a变换器的应用电路

14.24.1 电压输出d/a变换电路

14.24.2 程控增益放大器

14.24.3 程控电流源

14.24.4 与微机的接口电路

14.24.5 8路共享d/a变换电路

14.25 8位d/a变换器ad7523的应用电路

14.25.1 电压输出d/a变换电路

14.25.2 程控增益放大器

14.25.3 程控幂函数产生器

14.25.4 与微机的接口电路

14.26 dac1020系列10位d/a变换器的应用电路

14.26.1 单极性电压输出d/a变换电路

14.26.2 乘法器电路

14.26.3 程控增益放大器

14.27 10位双缓冲d/a变换器ad7522的应用电路

14.27.1 双极性d/a变换电路

14.27.2 ad7522的并入数据控制电路

14.28 dac1208系列12位d/a变换器的应用电路

14.28.1 电压输出d/a变换电路

14.28.2 采用复合放大器的快速d/a变换电路

14.28.3 高压功率型d/a变换电路

14.28.4 程控阶梯波发生器

14.28.5 与微机的接口电路

14.29 12位串入d/a变换器ad7543的应用电路

14.29.1 电压输出dia变换电路

14.29.2 与微机的接口电路

14.30 12位cmos d/a变换器 ad7545的应用电路

14.30.1 电压输出d/a变换电路

14.30.2 与微机的接口电路

14.31 12位高速d/a变换器ad565a的应用电路

14.31.1 电压输出d/a变换电路

14.31.2 与微机的接口电路

14.32 12位d/a变换器dac-12的应用电路

14.32.1 单极性电压输出d/a变换电路

14.32.2 双极性电压输出d/a变换电路

14.33 3 1/2位十进制数 bcd码 d/a变换器 ad7525的应用电路

14.33.1 程控增益放大器

14.33.2 开关型电压分配器

14.33.3 精密电阻测量电路

14.34 16位扩展型d/a变换电路

第15章 码变换电路

15.1 8421bcd码/余3码变换电路

15.2 余3码/8421bcd码变换电路

15.3 8421bcd码/5421bcd码变换电路

15.4 5421bcd码/8421bcd码变换电路

15.5 8421bcd码/2421bcd码变换电路

15.6 2421bcd码/8421bcd码变换电路

15.7 8421bcd码/14221bcd码变换电路

15.8 4221bcd码/8421bcd码变换电路

15.9 8421bcd码/5121bcd码变换电路

15.10 5121bcd码/8421bcd码变换电路

15.11 8421bcd码/余3循环码变换电路

15.12 余3循环码/8421bcd码变换电路

15.13 5421bcd码/余3码变换电路

15.14 余3码/5421bcd码变换电路

15.15 十六进制数/ascii码变换电路

15.16 ascll码/十六进制数变换电路

15.17 一片74184构成的bcd码/6位二进制数变换电路

15.18 一片7483加法器构成的bcd码16位二进制数变换电路

15.19 2位十进制数bcd码/7位二进制数变换电路

15.20 3位十进制数bcd码/10位二进制数变换电路

15.21 4位十进制数bcd码/14位二进制数变换电路

15.22 4位二进制数/bcd码变换电路

15.23 6位二进制数/bcd码变换电路

15.24 8位二进制数/bcd码变换电路

15.25 9位二进制数/bcd码变换电路

15.26 12位二进制数/bcd码变换电路

15.27 16位二进制数/bcd码变换电路

15.28 利用sn745485组成的多位二时制数/bcd码变换电路

15.29 格雷码/二进制数变换电路

15.30 7位串行码/并行码变换电路

15.31 8位申行码/并行码变换电路

15.32 16位串行码/并行码变换电路

15.33 7位并行码/串行码变换电路

15.34 8位并行码/串行码变换电路

15.35 16位并行码/串行码变换屯路

15.36 单极性不归零码/单极性归零码变换电路

15.37 单极性不归零绝对码/相对码变换电路

附录a ttl器件国内外同类产品型号对照表

附录b cmos集成电路国内、外同类产品型号对照表

参考文献

作者: 荀殿栋 等

丛书名: 数字电路与数字系统设计工具书

出版社:电子工业出版社

ISBN:7505386786

出版日期:2003 年7月

开本:16开

页码:806

对于刚刚进入高速数字电路设计领域的工程技术人员而言，高速数字电路设计所涉及的信号完整性(SI)、电源完整性(PI)、电磁完整性(EMI)的内容和问题实在太多，需要面对复杂的理论推导、建模和仿真分析，以及名目繁多的高速现象，大量的、甚至矛盾的经验法则和设计原则。

本书是为从事高速数字电路设计的工程技术人员编写的一本介绍高速数字电路设计基本知识、设计要求与方法的参考书。本书没有大量的理论介绍、公式推导和仿真分析，而是从工程设计要求出发，通过介绍大量的设计实例，图文并茂地来说明高速数字电路设计中的一些技巧与方法,以及应该注意的问题，具有很好的工程性和实用性。

本书共分10章。第1章电阻元件，介绍了电阻元件的基本特性，以及高速数字电路中的电阻器的阻抗频率特性，单位长度、互连线、方块电阻的特性。

第2章电容元件，介绍了电容元件的基本特性，电容器的阻抗频率特性和衰减频率特性，电容器的ESR和ESL特性，片状电容器的使用与PCB设计，低ESL电容器的结构和阻抗频率特性，片状三端子电容器的频率特性与PCB设计，X2Y?电容器特性与PCB设计，可藏于PCB基板内的电容器，PCB的平行板、导线、过孔电容和互容，埋入式电容特性与应用，以及IC的封装电容。

第3章电感元件，介绍了电感元件的基本特性，电感器的阻抗频率特性和Q值频率特性，电感器的电感值DC(直流)电流特性，电感器的选择，互感，局部电感，回路电感，PCB的导线、过孔电感和互感，IC封装的电感，电感引起的"地弹"与控制，以及LC串联/并联电路的阻抗特性。

第4章铁氧体元件，介绍了铁氧体和铁氧体磁珠的基本特性，信号线用、电源线用片式铁氧体磁珠特性、选择与应用，EMC(电磁兼容)用铁氧体类型和阻抗频率特性。

第5章高速数字电路的PDN设计，介绍了PDN与SI、PI和EMI的关系，PDN的拓扑结构，VRM与高速数字系统的供电要求，去耦电容器，PCB电源/地平面的功能和设计的一般原则，多层电源/地平面的设计，电源/地平面的主要缺点和负作用，封装电源/地平面和芯片电源分配网络，目标阻抗的定义，基于目标阻抗的PDN设计，利用目标阻抗计算去耦电容器的电容量，基于功率传输的PDN设计方法，以及利用电源驱动的负载计算电容量方法。

第6章高速数字电路的去耦电路设计，介绍了高速数字电路去耦电路的结构与特性，去耦电路的插入损耗测量，电容器、电感器和铁氧体磁珠的插入损耗特性，影响电容器噪声抑制效果的因素，LC滤波器(去耦电路)，使用去耦电容抑制电源电压波动的方法，使用去耦电容降低IC的电源阻抗方法，PDN中的去耦电容和去耦电容器的容量计算。

第7章FPGA的PDN设计，介绍了FPGA的PDN模型，FPGA PDN对去耦电容器的要求，PCB 电流通路电感，PCB 叠层和层序， VirtexTM-5 FPGA的PDN设计例，FPGA PDN设计和验证，以及仿真工具。

第8章高速数字电路的信号完整性，介绍了模拟信号与数字信号特性，信号的时域与频域的相关概念，脉冲(数字)信号的参数，上升时间与带宽(频宽)的关系，电路的全波、离散、集总电性等效模型，传输线的定义，PCB传输线结构与特性，反射的产生，传输线的反射，反弹图，反射现象的改善方法，电容耦合产生的串扰(容性串扰)，电感耦合产生的串扰(感性串扰)，减小PCB上串扰的一些措施，SSN(同时开关噪声)成因以及降低SSN的一些措施，抖动和噪声对信号的影响，产生抖动和噪声的根源，时钟抖动的基本特性时钟的相位抖动、周期抖动和周期间抖动，时钟抖动对同步系统和异步系统的影响，时钟电路的PCB设计，眼图的构成、参数和特性以及应用。

第9章高速数字电路的EMI抑制，介绍了抑制EMI噪声(降噪)的基本原理，高速数字电路的差模辐射模型与控制，高速数字电路的共模辐射模型与控制，数字电路板中的IC电源线、PCB布局、电缆的辐射噪声与控制，数字系统中的LCD面板、DC电源线、机箱、总线、GND、USB线、外部插卡、DC电源输入端、接口电缆端口、LVDS电缆连接部分、时钟线的辐射噪声与控制，AC电源线上的差模噪声与共模噪声，AC电源线降噪处理用的共模扼流线圈和混合扼流线圈特性与应用，开关电源的AC电源线降噪处理措施。

第10章高速信令标准，介绍了高速信令标准GTL系列标准、LVDS标准、HSTL标准、SSTL标准、ECL标准、CML标准的规范要求与特性，以及LVDS PCB布线的一般原则，不同高速信令标准之间的DC耦合，不同高速信令标准之间的AC耦合。

书 名: Xilinx FPGA数字电路设计

出版时间: 2012年1月1日

开本: 16开

定价: 85.00元