《数字集成电路:电路、系统与设计》：自《数字集成电路:电路、系统与设计(第2版)》第一版于1996年出版以来，CMOS制造工艺继续以惊人的速度向前推进，工艺特征尺寸越来越小，而电路也变得越来越复杂，这对设计者的设计技术提出了新的挑战。器件在进入深亚微米范围后有了很大的不同，从而带来了许多影响数字集成电路的成本、性能、功耗和可靠性的新问题。《数字集成电路:电路、系统与设计(第2版)》第二版反映了进入深亚微米范围后所引起的数字集成电路领域的深刻变化和新进展，特别是深亚微米晶体管效应、互连、信号完整性、高性能与低功耗设计、时序及时钟分布等，起着越来越重要的作用。与第一版相比，这个版本更全面集中地介绍了CMOS集成电路。

作者：（美国）拉贝艾（Jan M.Rabaey） （美国）Anantha Chandrakasan （美国）Borivoje Nikolie 译者：周润德 等

出版社: 电子工业出版社

外文书名: Digital Integrated　Circuits A Design Perspective Second Edition丛书名: 国外电子与通信教材系列

平装: 553页

正文语种: 简体中文

开本: 16

ISBN: 9787121119828, 712111982X

《数字集成电路:电路、系统与设计》是美国加州大学伯克利分校经典教材。《数字集成电路:电路、系统与设计(第2版)》分三部分：基本单元、电路设计和系统设计。在对MOS器件和连线的特性做了简要介绍之后，深入分析了反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路及存储器这些复杂数字电路与系统的设计中。《数字集成电路:电路、系统与设计(第2版)》以0.25微米CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计面临的挑战和启示。

《数字集成电路:电路、系统与设计》可作为高等院校电子科学与技术、电子与信息工程、计算机科学与技术等专业高年级本科生和研究生有关数字集成电路设计方面课程的教科书，也可作为从事这一领域的工程技术人员的参考书。

第一部分 基本单元

第1章 引论 2

1.1 历史回顾 2

1.2 数字集成电路设计中的问题 4

1.3 数字设计的质量评价 11

1.4 小结 22

1.5 进一步探讨 22

第2章 制造工艺 26

2.1 引言 26

2.2 CMOS集成电路的制造 26

2.3 设计规则——设计者和工艺工程师之间的桥梁 34

2.4 集成电路封装 37

2.5 综述：工艺技术的发展趋势 44

2.6 小结 47

2.7 进一步探讨 47

设计方法插入说明A——IC版图 48

第3章 器件 52

3.1 引言 52

3.2 二极管 52

3.3 MOS（FET）晶体管 62

3.4 关于工艺偏差 87

3.5 综述：工艺尺寸缩小 88

3.6 小结 93

3.7 进一步探讨 93

设计方法插入说明B——电路模拟 95

第4章 导线 98

4.1 引言 98

4.2 简介 98

4.3 互连参数——电容、电阻和电感 100

4.4 导线模型 109

4.5 导线的SPICE模型 124

4.6 小结 127

4.7 进一步探讨 127

第二部分 电路设计

第5章 CMOS反相器 130

5.1 引言 130

5.2 静态CMOS反相器——直观综述 130

5.3 CMOS反相器稳定性的评估——静态特性 133

5.4 CMOS反相器的性能——动态特性 140

5.5 功耗、能量和能量延时 155

5.6 综述：工艺尺寸缩小及其对反相器衡量指标的影响 167

5.7 小结 169

5.8 进一步探讨 170

第6章 CMOS组合逻辑门的设计 171

6.1 引言 171

6.2 静态CMOS设计 171

6.3 动态CMOS设计 207

6.4 设计综述 221

6.5 小结 224

6.6 进一步探讨 224

设计方法插入说明C——如何模拟复杂的逻辑电路 226

设计方法插入说明D——复合门的版图技术 233

第7章 时序逻辑电路设计 237

7.1 引言 237

7.2 静态锁存器和寄存器 240

7.3 动态锁存器和寄存器 250

7.4 其他寄存器类型* 258

7.5 流水线：优化时序电路的一种方法 262

7.6 非双稳时序电路 266

7.7 综述：时钟策略的选择 271

7.8 小结 272

7.9 进一步探讨 272

第三部分 系统设计

第8章 数字IC的实现策略 276

8.1 引言 276

8.2 从定制到半定制以及结构化阵列的设计方法 279

8.3 定制电路设计 280

8.4 以单元为基础的设计方法 281

8.5 以阵列为基础的实现方法 291

8.6 综述：未来的实现平台 308

8.7 小结 310

8.8 进一步探讨 311

设计方法插入说明E——逻辑单元和时序单元的特性描述 313

设计方法插入说明F——设计综合 319

第9章 互连问题 325

9.1 引言 325

9.2 电容寄生效应 325

9.3 电阻寄生效应 336

9.4 电感寄生效应* 342

9.5 高级互连技术 350

9.6 综述：片上网络 356

9.7 小结 357

9.8 进一步探讨 357

第10章 数字电路中的时序问题 359

10.1 引言 359

10.2 数字系统的时序分类 359

10.3 同步设计——一个深入的考察 361

10.4 自定时电路设计* 380

10.5 同步器和判断器* 392

10.6 采用锁相环进行时钟综合和同步* 396

10.7 综述：未来方向和展望 401

10.8 小结 404

10.9 进一步探讨 404

设计方法插入说明G——设计验证 406

第11章 设计运算功能块 410

11.1 引言 410

11.2 数字处理器结构中的数据通路 410

11.3 加法器 411

11.4 乘法器 431

11.5 移位器 438

11.6 其他运算器 440

11.7 数据通路结构中对功耗和速度的综合考虑* 442

11.8 综述：设计中的综合考虑 456

11.9 小结 457

11.10 进一步探讨 458

第12章 存储器和阵列结构设计 460

12.1 引言 460

12.2 存储器内核 467

12.3 存储器外围电路* 496

12.4 存储器的可靠性及成品率* 512

12.5 存储器中的功耗* 518

12.6 存储器设计的实例研究 523

12.7 综述：半导体存储器的发展趋势与进展 529

12.8 小结 530

12.9 进一步探讨 531

设计方法插入说明H——制造电路的验证和测试 533

思考题答案 547

自从美国加州大学伯克利分校的Jan M. Rabaey教授所著的《数字集成电路——电路、系统与设计》一书的第一版于1996年出版以来，一直深受国内外广大读者（包括本科生、研究生、教师和工程技术人员）的欢迎。然而自那时侯起，CMOS的制造工艺继续以惊人的步伐前进，目前已经达到了前所未有的深亚微米的精度。进入到深亚微米范围后，器件特性的变化引起了一系列的问题，它影响到数字集成电路的可靠性、成本、性能以及功耗。对这些问题的深入讨论是本书第二版（以0.25微米的CMOS工艺作为讨论的基础）与第一版（以1.2微米工艺作为讨论的基础）之间的主要区别。考虑到MOS电路现已占有99%的数字集成电路市场份额，第二版删去了第一版中有关双极型和GaAs的内容，从而完全集中在CMOS集成电路上。

第二版保留了第一版的写作基本精神和编写目的——在数字设计中建立起电路和系统之间的桥梁。不同于其他有关数字集成电路设计的教科书，本书不是孤立地介绍“数字电路”、“数字系统”和“设计方法”，而是把这三者有机地结合起来。全书共12章，分为三部分：基本单元、电路设计、系统设计。在对MOS器件和连线的特性做了简要的介绍之后，深入分析了数字设计的核心——反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路（锁存器与寄存器）、控制器、运算电路（加法器、乘法器）以及存储器这些复杂数字电路单元的设计。为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，第二版增加了许多新的内容，包括深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、对实际制造芯片的确认和测试。在阐述所有这些内容时都列举了现今最先进的设计例子，以着重说明深亚微米数字集成电路设计面临的挑战和启示。本书特别把设计方法学单独列出并分插在有关的各章之后，以强调复杂电路设计者共同面临的感兴趣的问题，即起决定作用的设计参数是什么，设计的哪些部分需要着重考虑而哪些部分又可以忽略，此外还强调了在进行数字电路设计时一定要同时注意电路和系统两方面的问题。每章后面都对未来的发展趋势给出了综述和展望。通过这一独特的介绍分析技术和综合技术的方法，第二版最有效地为读者带来了处理复杂问题所需要的基本知识和设计技能。

本书可作为高等院校电子科学与技术（包括微电子与光电子）、电子与信息工程、计算机科学与技术、自动化等专业高年级本科生和研究生有关数字集成电路设计方面课程的教科书。由于涉及面广并且增加了当前最先进的内容，也使这本教材成为对这一领域的工程技术人员非常有用的参考书。

本书在翻译过程中得到了电子工业出版社的大力支持，得到了清华大学微电子学研究所领导和多位教师的关心，特别是得到了朱钧教授、贺祥庆教授、吴行军副教授、李树国副教授以及海燕、韦莹、钱欣、郝效孟、陆自强、郭磊等多位老师的帮助与指正。我的博士研究生戴宏宇、张盛、王乃龙、杨骞、肖勇、张建良以及博士研究生董良等在完成译稿过程中给予了我很大的支持。我的妻子金申美和女儿周晔不仅帮助翻译修改了部分章节，而且完成了全部的文字输入和文稿整理。在此一并深表谢意。

最后，本书虽经仔细校对，但由于译者水平有限，文中定会有不当或欠妥之处，望读者批评指正。2100433B

本书根据数字集成电路和系统工程设计所需求的知识结构，涉及了从系统架构设计至GDSⅡ版图文件的交付等完整的数字集成电路系统前/后端工程设计流程及关键技术。内容涵盖了VLSI设计方法、系统架构、技术规格书(SPEC)、算法建模、Verilog HDL及RTL描述、逻辑与物理综合、仿真与验证、时序分析、可测性设计、安全性设计、低功耗设计、版图设计及封装等工程设计中各阶段的核心知识点。尤其对数字信号处理器的算法建模及ASIC设计实现中的关键技术给出了详尽的描述和设计实例。

本书由美国加州大学伯克利分校Jan M. Rabaey教授等人所著。全书共12章，分为三部分： 基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要的介绍之后，深入分析了数字设计的核心――反相器，并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化，本书以CMOS工艺的实际电路为例，讨论了深亚微米器件效应、电路*优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题，着重探讨了深亚微米数字集成电路设计所面临的挑战和启示。

第1章 绪论

1.1 集成电路的发展简史

1.2 集成电路产业链(行业)概述

1.2.1 电子设计自动化行业

1.2.2 IP行业

1.2.3 集成电路设计服务行业

1.2.4 集成电路设计行业

1.2.5 集成电路晶圆制造行业

1.2.6 封装测试行业

1.2.7 半导体设备与材料行业

1.2.8 集成电路分销代理行业

1.3 VLSI设计流程

1.3.1 系统规范(System Specification)

1.3.2 架构设计(Architecture Exploration)

1.3.3 逻辑功能设计与综合(Logic Design and Syntheses)

1.3.4 电路设计、综合与验证(Circuit Design，Syntheses and Verification)

1.3.5 物理设计(Physical Design)

1.3.6 物理验证(Physical Verification)

1.3.7 制造(Manufacture)

1.3.8 封装和测试(Packaging and Testing)

1.4 VLSI设计模式

1.4.1 全定制设计

1.4.2 标准单元设计

1.4.3 宏单元

1.4.4 门阵列

1.4.5 现场可编程门阵列 (FPGA)

1.4.6 结构化ASIC(无通道门阵列)

1.5 版图层和设计规则

1.5.1 版图层集成电路

1.5.2 设计规则

1.6 目前面临的问题和发展方向

1.6.1 物理综合技术

1.6.2 设计重用和片上系统

1.6.3 片上网络

1.6.4 FPGA的动态可重构和异构计算

1.6.5 演化硬件电路和系统

参考文献

习题

第2章 可编程逻辑器件及现场可编程门阵列

2.1 可编程逻辑器件的分类及现状

2.2 半导体存储器及其组合逻辑实现

2.2.1 存储器件

2.2.2 基于存储器ROM/RAM的组合逻辑及状态机实现

2.3 可编程逻辑器件

2.3.1 可编程逻辑阵列

2.3.2 可编程阵列逻辑

2.3.3 复杂可编程逻辑器件

2.4 现场可编程门阵列

2.4.1 FPGA的典型结构

2.4.2 基于SRAM的FPGA

2.4.3 基于反熔丝多路开关(MUX)的FPGA

2.4.4 Xilinx和Altera的系列FPGA

2.5 基于Verilog的FPGA设计流程

2.5.1 架构设计

2.5.2 设计输入

2.5.3 RTL设计

2.5.4 FPGA综合

2.5.5 布局布线

2.5.6 仿真与验证

2.5.7 基于ModelSim的设计与仿真流程

2.5.8 基于IP的FPGA嵌入式系统设计

2.6 ASIC设计与FPGA设计之间的移植

2.6.1 可供选择的设计方法

2.6.2 FPGA之间的转换

2.6.3 FPGA到ASIC的转换

2.6.4 ASIC到FPGA的转换

2.7 FPGA的安全性设计

2.7.1 设备对FPGA日益增加的依赖

2.7.2 FPGA的安全设计及技术要点

参考文献

习题

第3章 数字集成电路系统设计工程

3.1 数字集成电路设计的基本流程

3.2 需求分析和设计规格书

3.3 算法和架构设计

3.3.1 算法设计

3.3.2 架构设计

3.4 模块设计、RTL设计和可测性设计

3.4.1 模块设计

3.4.2 RTL设计

3.4.3 可测性设计

3.5 综合

3.6 时序验证

3.6.1 动态时序仿真和静态时序分析

3.6.2 时序收敛

3.7 原型验证

3.8 后端设计

3.9 CMOS工艺选择

3.10 封装

3.11 生产测试

3.12 集成电路产业的变革及对设计方法的影响

参考文献

习题

第4章 Verilog HDL基础

4.1 Verilog HDL的基本结构及描述方式

4.1.1 模块的结构

4.1.2 Verilog中的标识符

4.1.3 Verilog中的端口和内部变量的定义

4.1.4 结构定义语句

4.1.5 注释语句

4.1.6 Verilog原语(Primitives)

4.2 Verilog中的常量、变量和数据类型

4.2.1 数字声明

4.2.2 常量、变量和运算表达式

4.3 赋值语句

4.3.1 连续赋值语句

4.3.2 过程赋值语句

4.3.3 块语句

4.4 电路功能描述方式

4.4.1 数据流描述方式

4.4.2 行为描述方式

4.4.3 结构描述方式

4.4.4 混合描述方式

4.5 门电路的传输延迟

4.5.1 惯性延迟

4.5.2 传输延迟

4.5.3 模块路径延迟

4.5.4 延迟建模的表达式

4.6 数字逻辑验证和仿真

4.6.1 数字逻辑验证的4个阶段

4.6.2 逻辑仿真

4.7 测试平台testbench及仿真设计

4.7.1 testbench的概念及结构

4.7.2 testbench的编写

参考文献

习题

第5章 数字逻辑电路的Verilog RTL建模和设计

5.1 数字系统的数据通路和控制器

5.1.1 数据通路

5.1.2 控制部分

5.2 Verilog的寄存器传输级(RTL)设计流程

5.2.1 寄存器传输级概念和模型

5.2.2 寄存器传输级的基本特点

5.2.3 寄存器传输级的设计步骤

5.2.4 寄存器传输级设计与行为级设计的区别

5.3 基本组合电路设计

5.3.1 多路选择器

5.3.2 译码器

5.3.3 行波进位加法器和超前进位全加器

5.4 基本时序电路设计

5.4.1 存储元件的基本特点

5.4.2 锁存器

5.4.3 D触发器

5.4.4 计数器

5.5 有限状态机设计

5.5.1 有限状态机的基本概念

5.5.2 状态机的描述和基本语法

5.5.3 状态机设计流程和设计准则

5.5.4 状态机的描述风格

5.5.5 状态机设计的建模技巧

参考文献

习题

第6章 数字信号处理器的算法、架构及实现

6.1 数字信号处理的算法分析与实现

6.1.1 算法分解的基础理论

6.1.2 基本算法分析

6.2 信号处理器的基本运算模型及实现

6.2.1 加法器、乘法器和延迟单元

6.2.2 积分器和微分器

6.2.3 抽样和插值滤波器

6.3 数字滤波器的工作原理及实现结构

6.3.1 数字滤波器的特点

6.3.2 FIR数字滤波器的工作原理

6.3.3 FIR滤波器技术参数及设计步骤

6.3.4 FIR滤波器的设计方案

6.3.5 FIR滤波器的一般实现结构

6.3.6 FIR滤波器的抽头系数编码

6.4 FIR数字滤波器的Verilog描述及实现

6.4.1 数字信号处理系统的设计流程

6.4.2 FIR滤波器的Verilog设计举例

6.4.3 数字相关器的Verilog设计举例

6.5 数字信号处理器的有限字长 效应

6.5.1 数字信号处理器的主要误差源

6.5.2 有限字长的影响

6.5.3 减缓舍入误差的措施

参考文献

习题

第7章 可测性设计

7.1 测试和可测性设计的基本概念

7.1.1 故障测试基本概念和过程

7.1.2 自动测试设备

7.2 故障建模及ATPG原理

7.2.1 故障建模的基本概念

7.2.2 数字逻辑单元中的常见故障模型

7.2.3 存储器的故障模型

7.2.4 故障测试覆盖率和成品率

7.2.5 ATPG的工作原理

7.2.6 ATPG的设计流程和工具

7.3 可测性设计

7.3.1 电路的可测性

7.3.2 常用的可测性设计方案

7.3.3 可测性设计的优势和不足

7.4 扫描测试

7.4.1 扫描测试原理

7.4.2 扫描测试的可测性设计

7.5 内建自测试

7.5.1 内建自测试的基本概念

7.5.2 存储器的内建自测试

7.6 边界扫描法

7.6.1 边界扫描法的基本结构

7.6.2 JTAG和IEEE 1149.1标准

7.6.3 边界扫描设计流程

参考文献

习题

第8章 物理设计

8.1 数字集成电路的后端设计

8.1.1 数字集成电路的前端设计和后端设计

8.1.2 数字集成电路的前端设计

8.1.3 数字集成电路的后端设计

8.2 半导体制造工艺简介

8.2.1 单晶硅和多晶硅

8.2.2 氧化工艺

8.2.3 掺杂工艺

8.2.4 掩模的制版工艺

8.2.5 光刻工艺

8.2.6 金属化工艺

8.3 版图设计规则

8.3.1 版图设计规则

8.3.2 版图设计规则的几何约束

8.4 版图设计

8.4.1 布局规划

8.4.2 布线

8.4.3 寄生参数提取

8.5 版图后验证

8.5.1 设计规则检查(DRC)

8.5.2 版图与原理图的一致性检查

8.5.3 版图后时序分析(后仿真)

8.5.4 ECO技术

8.5.5 噪声、VDD压降和电迁移分析

8.5.6 功耗分析

8.6 数据交换及检查

8.6.1 数据交换

8.6.2 检查内容及方法

8.7 封装

8.7.1 封装的基本功能

8.7.2 常见的封装类型

8.7.3 系统级封装技术

参考文献

习题

第9章 仿真验证和时序分析

9.1 仿真类型

9.2 综合后的时序仿真与验证

9.2.1 动态时序分析

9.2.2 静态时序分析

9.2.3 影响时序的因素

9.3 时序规范和用于时序验证的Verilog系统任务

9.3.1 时序规范

9.3.2 时序检查验证

9.4 延迟反标注

9.4.1 Verilog中的sdf

9.4.2 在ASIC设计流程中使用sdf

9.5 ASIC中时序违约的消除

9.5.1 消除时序违约的可选方案

9.5.2 利用缓冲器插入技术减少信号延迟

参考文献

习题

第10章 低功耗设计

10.1 低功耗设计的意义

10.1.1 功耗问题的严重性

10.1.2 低功耗设计的意义

10.2 低功耗设计技术的发展趋势

10.2.1 降低动态功耗技术趋势

10.2.2 降低静态功耗技术趋势

10.2.3 低功耗体系结构设计的趋势

10.3 在各设计抽象层次降低功耗

10.3.1 降低动态功耗技术

10.3.2 降低静态功耗技术

10.4 系统级低功耗技术

10.4.1 硬件/软件划分

10.4.2 低功耗软件和处理器

10.5 寄存器传输级的低功耗设计

10.5.1 并行处理和流水线

10.5.2 几种常见的RTL设计描述方法

10.6 未来超低功耗设计的展望

10.6.1 亚阈区电路

10.6.2 容错设计

10.6.3 全局异步和局部同步设计

10.6.4 栅感应泄漏抑制方法

参考文献

习题