归功于电子工业的飞速发展，各种处理器芯片尺寸越来越小、功能越来越强、功耗越来越低，目前三星、台积电等公司已经开始布局7纳米工艺芯片。但是，由于短沟道效应、漏电场、电介质的击穿等问题的限制，低于5纳米的硅晶体管还是很难制备成功。为了突破5纳米限制，科学家们探索研究了基于碳纳米管、半导体纳米线、二维过渡金属化合物等材料的场效应晶体管，但是这些器件的工作仍然需要依赖外部栅极电压的调控。如果这种情况不能继续下去，这可能意味着摩尔定律的终结，那么科学家们有什么新的解决方案呢？

中科院外籍院士、中科院北京纳米能源与系统研究所所长、佐治亚理工学院终身讲席教授王中林，在2006年首次发现了利用氧化锌纳米线受应力时产生的压电电势来调控场效应晶体管的载流子输运特性，这种晶体管即后来所说的压电电子学晶体管。王教授也因此首次提出了压电电子学的概念，为压电电子学领域的研究拉开了序幕，并为该领域奠定了坚实的理论基础。

于是，科学家们将目光投向了这种新型器件——压电电子学晶体管。压电电子学晶体管是一种利用完全不同于传统 CMOS 器件工作原理的新型器件。这种器件利用金属-压电半导体界面处产生的压电极化电荷（即压电电势），作为栅极电压来调控晶体管中载流子的输运特性，目前已经在具有纤锌矿结构的压电半导体材料中得到了广泛证实。这种二端结构的晶体管，不但创新地利用界面调控替代了传统的外部沟道调控，而且还很有可能打破沟道宽度的限制。

日前，在王中林院士与西安电子科技大学秦勇教授的指导下，中科院北京纳米能源与系统研究所科研人员王龙飞、刘书海等制备了一种新型的超薄氧化锌压电晶体管，首次将压电电子学效应引入到二维超薄非层状压电半导体材料中。

制备过程是这样的：科研人员利用电子书曝光技术在基底材料制备金属电极，然后将超薄氧化锌转移到电极上去，最后顶层制备一层金属电极，形成一种金属/半导体/金属三明治结构的压电晶体管。如下图所示：

压电晶体管详细结构图：(a)具有纤锌矿结构的超薄氧化锌结构示意图；(b)超薄氧化锌的侧面结构示意图；(c)超薄氧化锌的压电效应；(d)基于二维氧化锌的超薄压电电子学晶体管的示意图。

那么，这种压电晶体管是怎么工作的呢？下面这幅图是压电电子学的原理图，当外界施加一个压力迫使氧化锌纳米片发生形变，从而导致内部正负电荷中心不重合，上下表面产生压电极化电荷（即压电电势）。

压电电子学晶体管的工作原理：(a) 超薄氧化锌压电电子学晶体管的侧面示意图；(b) 不同压强下超薄压电晶体管中载流子的输运特性；(c) 压电电子学的原理；(d) 超薄氧化锌压电电子学晶体管的电流实时测量。

一般说来，负压电极化电荷会吸引金属-半导体界面附近的空穴，而导致界面处势垒高度降低，而正压电极化电荷则可以消耗金属-半导体界面附近的空穴，导致界面处势垒高度增加。应力诱导的压电极化电荷的极性造成上下金属-半导体界面势垒高度的反向调控，从而导致超薄压电电子学晶体管的电学输运的各向异性变化。压电势的大小和极性取决于压电半导体的晶体取向和应力大小和方向。

因此，金属-半导体界面处的载流子的传输可以通过对外部应力的控制来实现。这便是压电电子学晶体管可以通过机械信号来作为控制信号，而无需外加门极电压的原因，并且通过将两个超薄压电电子学晶体管串联实现了简易的压力调控的逻辑电路。

应力调控的压电电子学逻辑电路

研究人员通过一种异于常规的方法开发出了这种具有〜2纳米物理沟道的超薄氧化锌压电电子学晶体管，突破了常规方法制备的晶体管的尺寸极限。将压电功能和晶体管相结合，这项研究证实了压电极化电荷在超短沟道中“门控”效应的有效性，该器件不需要外部栅电极或任何其它在纳米级长度下具有挑战性的图案化工艺设计。该项工作为深入理解具有超短沟道的高性能晶体管的开发奠定了基础，同时证明了超薄压电材料在下一代电子产品中的潜在应用前景，为压电领域寻求的轻量化、高能量密度化开辟了新途径。

来源：中国科学院北京纳米能源与系统研究所