《电气工程名词》。 2100433B

1998年，经全国科学技术名词审定委员会审定发布。

如MOS管，当器件由耗尽向反型转变时，要经历一个 Si 表面电子浓度等于空穴浓度的状态。此时器 件处于临界导通状态，器件的栅电压定义为阈值电压，它是MOSFET的重要参数之一 。MOS管的阈值电压等于背栅（backgate）和源极（source）接在一起时形成沟道（channel）需要的栅极（gate）对source偏置电压。如果栅极对源极偏置电压小于阈值电压，就没有沟道（channel）。

一个特定的晶体管的阈值电压和很多因素有关，包括backgate的掺杂，电介质的厚度，栅极材质和电介质中的过剩电荷。

阈值电压背栅的掺杂

背栅（backgate）的掺杂是决定阈值电压的主要因素。如果背栅掺杂越重，它就越难反转。要反转就要更强的电场，阈值电压就上升了。MOS管的背栅掺杂能通过在介电层表面下的稍微的implant来调整。这种implant被叫做阈值调整implant（或Vt调整implant）。考虑一下Vt调整implant对NMOS管的影响。如果implant是由受主组成的，那么硅表面就更难反转，阈值电压也升高了。如果implant是由施主组成的，那么硅表面更容易反转，阈值电压下降。如果注入的donors够多，硅表面实际上就反向掺杂了。这样，在零偏置下就有了一薄层N型硅来形成永久的沟道（channel）。随着栅极偏置电压的上升，沟道变得越来越强的反转。随着栅极偏置电压的下降，沟道变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽模式NMOS，或简单的叫做耗尽型NMOS。相反，一个有正阈值电压的的NMOS叫做增强模式NMOS，或增强型NMOS。绝大多数商业化生产的MOS管是增强型器件，但也有一些应用场合需要耗尽型器件。耗尽型PMOS也能被生产出来。这样的器件的阈值电压是正的。耗尽型的器件应该尽量的被明确的标识出来。不能靠阈值电压的正负符号来判断，因为通常许多工程师忽略阈值电压的极性。因此，应该说“阈值电压为0.7V的耗尽型PMOS”而不是阈值电压为0.7V的PMOS。很多工程师会把后者解释为阈值电压为-0.7V的增强型PMOS而不是阈值电压为 0.7V的耗尽型PMOS。明白无误的指出是耗尽型器件可以省掉很多误会的可能性。

阈值电压电介质

电介质在决定阈值电压方面也起了重要作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压上升，而薄电介质使阈值电压下降。理论上，电介质成分也会影响电场强度。而实际上，几乎所有的MOS管都用纯二氧化硅作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成非常薄的薄膜；其他物质跟它都不能相提并论。因此其他电介质物质只有很少的应用。（也有用高介电常数的物质比如氮化硅作为gate dielectric的器件。有些作者把所有的MOS类晶体管，包括非氧化物电介质，称为insulated-gate field effect transistor（IGFET））

阈值电压栅极的物质成分

栅极（gate）的物质成分对阈值电压也有所影响。如上所述，当GATE和BACKGATE短接时，电场就施加在gate oxide上。这主要是因为GATE和BACKGATE物质之间的work function差值造成的。大多数实际应用的晶体管都用重掺杂的多晶硅作为gate极。改变多晶硅的掺杂程度就能控制它的work function。

阈值电压介电层与栅极界面上过剩的电荷

GATE OXIDE或氧化物和硅表面之间界面上过剩的电荷也可能影响阈值电压。这些电荷中可能有离子化的杂质原子，捕获的载流子，或结构缺陷。电介质或它表面捕获的电荷会影响电场并进一步影响阈值电压。如果被捕获的电子随着时间，温度或偏置电压而变化，那么阈值电压也会跟着变化。2100433B

一般情况下，正向电压1V左右就可以“击穿”二极管，此时称为正向击穿，不过我们称之为不导通。工作于正向偏置的PN结，当通过的电流过大时，将会使它的功率损耗过大而烧坏，但由于正向偏置的PN结两端电压很低(锗PN结约为0.2V左右，硅PN结约为0.7V左右)，故当加在PN结两端的正向电压过大时会使PN结发生击穿，称为正向击穿。而工作于反向偏置的PN结，当反偏电压过高时，将会使PN结击穿，如击穿后又未限制流过它的反向击穿电流，将会使击穿成为永久性的、不可逆的击穿，从而造成其彻底损坏。