造价通
反馈
取消

热门搜词

造价通
取消 发送 反馈意见

建设工程知识

CPLD/FPGA技术应用学习项目4全加器设计应用(88)

2018/06/19156 作者：佚名
导读： 教学导航4(88)4.1 VHDL数据结构(89)4.1.1 VHDL语言的标识符和数据对象(89)4.1.2 数据类型、表达式(92)4.2 全加器逻辑功能分析(98)4.2.1 全加器的逻辑功能(98)4.2.2 全加器的扩展及应用(100)4.3 半加器的VHDL语言设计(101)4.3.1 半加器与或门描述(102)4.3.2 半加器与或门的语言现象说明(103)4.4 全加器VHD

教学导航4(88)

4.1 VHDL数据结构(89)

4.1.1 VHDL语言的标识符和数据对象(89)

4.1.2 数据类型、表达式(92)

4.2 全加器逻辑功能分析(98)

4.2.1 全加器的逻辑功能(98)

4.2.2 全加器的扩展及应用(100)

4.3 半加器的VHDL语言设计(101)

4.3.1 半加器与或门描述(102)

4.3.2 半加器与或门的语言现象说明(103)

4.4 全加器VHDL语言设计(107)

4.4.1 全加器描述(107)

4.4.2 全加器的语言现象说明(108)

操作测试4全减器的VHDL设计(110)

习题4(112)

*文章为作者独立观点，不代表造价通立场，除来源是“造价通”外。
关注微信公众号造价通（zjtcn_Largedata），获取建设行业第一手资讯

热门推荐

相关阅读