时钟生成
可选择的主时钟资源（外部OSC或CLK；内置CR时钟，最高频率12.5MHz）
可选择的次时钟资源
外部中断引脚：10
边缘探测器中断（上升边缘、下降边缘、双边缘可选择）
I/O端口：28/29
8/16位复合定时器2通道，PPG 4通道，16位重载定时器1通道，时基定时器1通道
硬件多脉冲发生器（MPG）
硬件/软件看门狗
低电压探测器复位电路
UART/时钟同步串行接口 1通道
Lin UART 1通道
I2C 1通道
Flash 双操作块，存储安全功能
在线调试
32脚PDIP，LQFP，QFN封装
