精品文献
2-4线译码器真值表
数字电路——2-4译码器设计
数字电路——2-4译码器设计
EDA：4-16译码器电路的设计
1 院（系）名称 班 别 姓名 专业名称 学号 实验课程名称 EDA 技术与应用 实验项目名称 4-16译码器电路的设计 实验时间 实验地点 实验成绩 指导老师签名 【实验目的】 1. 了解 QuartusII 中电路图输入和 VHDL 程序输入方式。 2. 掌握基于 FPGA 的 4-16 译码器电路的设计方法。 【实验元器件和模块】 元器件：按键、发光二极管 模块： 4-16 译码器 decoder4_16 模块 【实验步骤】 首先要建立设计项目，然后在 Quartus II 集成环境下，执行“ File ”菜单的“ New”命令， 或者直接按主窗口上的“创建新的文本文件”按钮，在弹出的新文件类型选择对话框中，选择 “ VHDL File ”，进入Quartus II 的 VHDL 文本编辑方式。 编辑源程序 decoder4_16.vhd 。 library ieee; use