选择特殊符号

选择搜索类型

热门搜索

首页 > 百科 > 建设工程百科

74138译码器

74138译码器

74138,是一个3到8的译码器,分为74HC138(cmos)和74LS138(TTL)两种,图1是其逻辑符号及管脚排布,下表中列出了该器件的逻辑功能,从表中可以看出其输出为低电平有效,使能端G1为高电平有效,G'2、G'3为低电平有效,当其中一个为高电平,输出端全部为1!在中规模集成电路中译码器有几种型号,使用最广泛!

例 试用74138实现函数F(X,Y,Z)=∑m(0,2,4,7)

用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同,但须注意两点:

1.74138的输出是低电平有效,故实现逻辑功能时,输出端不可接或门及或非门(因为每次仅一个为低电平,其余皆为高电平);

2.74138与前面不同的是,其有使能端,故使能端必须加以处理,否则无法实现需要的逻辑功能。2100433B

查看详情

74138造价信息

  • 市场价
  • 信息价
  • 询价

译码总线制直读水表

  • DN20
  • 秋龙
  • 13%
  • 长沙市秋龙仪器设备有限公司
  • 2022-12-08
查看价格

译码总线制直读热水表

  • LXSDY-25R1
  • 秋龙
  • 13%
  • 长沙市秋龙仪器设备有限公司
  • 2022-12-08
查看价格

译码总线制直读水表

  • LXSDY—15Z
  • 13%
  • 深圳市兴源鼎新科技有限公司
  • 2022-12-08
查看价格

译码总线制直读水表

  • LXSDY—200Z
  • 13%
  • 深圳市兴源鼎新科技有限公司
  • 2022-12-08
查看价格

译码总线制直读水表

  • DN25
  • 秋龙
  • 13%
  • 长沙市秋龙仪器设备有限公司
  • 2022-12-08
查看价格

搅拌

  • 台班
  • 汕头市2012年4季度信息价
  • 建筑工程
查看价格

吸尘

  • 台班
  • 汕头市2012年2季度信息价
  • 建筑工程
查看价格

搅拌

  • 台班
  • 汕头市2012年1季度信息价
  • 建筑工程
查看价格

吸尘

  • 台班
  • 汕头市2011年4季度信息价
  • 建筑工程
查看价格

搅拌

  • 台班
  • 汕头市2011年2季度信息价
  • 建筑工程
查看价格

译码器

  • 74HC138D
  • 25个
  • 1
  • 中档
  • 不含税费 | 含运费
  • 2018-10-16
查看价格

译码总线制直读水表

  • DN20
  • 9310只
  • 4
  • 秋龙
  • 中档
  • 不含税费 | 不含运费
  • 2015-12-26
查看价格

译码总线制直读热水表

  • LXSDY-15R1
  • 7686个
  • 4
  • 中档
  • 不含税费 | 不含运费
  • 2015-11-23
查看价格

译码总线制直读热水表

  • DN15
  • 7154只
  • 4
  • 秋龙
  • 中档
  • 不含税费 | 不含运费
  • 2015-07-20
查看价格

译码总线制直读热水表

  • LXSDY-25R1
  • 4328只
  • 4
  • 秋龙
  • 中档
  • 不含税费 | 含运费
  • 2015-07-14
查看价格

74138阿拉伯数字

数字:74138

读作:七万四千一百三十八

位数:5位数

数字类型:实数、自然数、整数、正数、偶数、合数

绝对值:74138

相反数:-74138

平方:5496443044

分解质因数:2×19×1951

查看详情

74138译码器常见问题

查看详情

74138译码器文献

EDA:4-16译码器电路的设计 EDA:4-16译码器电路的设计

EDA:4-16译码器电路的设计

格式:pdf

大小:358KB

页数: 3页

1 院(系)名称 班 别 姓名 专业名称 学号 实验课程名称 EDA 技术与应用 实验项目名称 4-16译码器电路的设计 实验时间 实验地点 实验成绩 指导老师签名 【实验目的】 1. 了解 QuartusII 中电路图输入和 VHDL 程序输入方式。 2. 掌握基于 FPGA 的 4-16 译码器电路的设计方法。 【实验元器件和模块】 元器件:按键、发光二极管 模块: 4-16 译码器 decoder4_16 模块 【实验步骤】 首先要建立设计项目,然后在 Quartus II 集成环境下,执行“ File ”菜单的“ New”命令, 或者直接按主窗口上的“创建新的文本文件”按钮,在弹出的新文件类型选择对话框中,选择 “ VHDL File ”,进入Quartus II 的 VHDL 文本编辑方式。 编辑源程序 decoder4_16.vhd 。 library ieee; use

4-16译码器的设计 4-16译码器的设计

4-16译码器的设计

格式:pdf

大小:358KB

页数: 8页

大作业 3---- 4-16译码器的设计 一、功能表 EN X[4] X[3] X[2] X[1] Y[16] 1 d d d d 0000000000000000 0 0 0 0 0 0000000000000001 0 0 0 0 1 0000000000000010 0 0 0 1 0 0000000000000100 0 0 0 1 1 0000000000001000 0 0 1 0 0 0000000000010000 0 0 1 0 1 0000000000100000 0 0 1 1 0 0000000001000000 0 0 1 1 1 0000000010000000 0 1 0 0 0 0000000100000000 0 1 0 0 1 0000001000000000 0 1 0 1 0 0000010000000000 0 1 0 1

译码器工作原理

译码器是一种具有“翻译”功能的逻辑电路,这种电路能将输入二进制代码的各种状态,按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端,又成为片选端,用来控制允许译码或禁止译码。

在图1中,74138是一种3线—8线译码器 ,三个输入端CBA共有8种状态组合(000—111),可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端,当G2A与G2B均为0,且G1为1时,译码器处于工作状态,输出低电平。当译码器被禁止时,输出高电平。

图2时检测74ls138译码器时间波形的电路,使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时,第一片74138工作,对0000—0111的输入信号进行译码输出。当D=1时,第二片74138工作,对1000—1111的输入信号进行译码输出。

在图4中 ,7442为二—十进制译码器,具有4个输入端和10个输出端。输入信号采用8421BCD码,二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效,10个输出端均为高电平。7442电路没有使能端,因此只要输入在规定范围内,就会有一个输出端为低电平。

图5位BCD—七段显示译码器电路,LED数码管将显示与BCD码对应的十进制数0—9。因为显示译码器电路输出高电平,所以应该采用共阴极LED数码管。

编码与译码的过程刚好相反。通过编码器可对一个有效输入信号生成一组二进制代码。有的编码器设有使能端,用来控制允许编码或禁止编码。

优先编码器的功能是允许同时在几个输入端有输入信号,编码器按输入信号排定的优先顺序,只对同时输入的几个信号中优先权最高的一个进行编码。在图6中,74147为BCD优先编码器,输入和输出都是低电平有效。为了取得有效输出高电平,可在每个输出端连接一个反相器。7417只有1—9各输入端,0输入端不接入电路。这是因为7417约定,当无有效输入时,输出0的BCD代码0000。

图7是一个检测优先编码/译码功能的逻辑电路,对每一个接地的逻辑开关,数码管都会显示一个相应的十进制数。在输入端的8个逻辑开关中,代号为[7]的优先级别最高,代号为[0]的优先级别最低。

查看详情

相关推荐

立即注册
免费服务热线: 400-888-9639