vGS对iD及沟道的控制作用

① vGS=0 的情况

从图1(a)可以看出，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时，即使加上漏——源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏——源极间没有导电沟道，所以这时漏极电流iD≈0。

② vGS>0 的情况

若vGS>0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。

排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。

导电沟道的形成

当vGS数值较小，吸引电子的能力不强时，漏——源极之间仍无导电沟道出现，如图1(b)所示。vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N 区相连通，在漏——源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。vGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。

开始形成沟道时的栅——源极电压称为开启电压，用VT表示。

上面讨论的N沟道MOS管在vGS

在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N 区，并用金属铝引出两个电极，分别作漏极d和源极s。

然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极,作为栅极g。

在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。

它的栅极与其它电极间是绝缘的。

图(a)、(b)分别是它的结构示意图和代表符号。代表符号中的箭头方向表示由P(衬底)指向N(沟道)。P沟道增强型MOS管的箭头方向与上述相反，如图(c)所示。

由p型衬底和两个高浓度n扩散区构成的MOS管叫作n沟道MOS管，该管导通时在两个高浓度n扩散区间形成n型导电沟道。n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS管。n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。

NMOS集成电路是N沟道MOS电路，NMOS集成电路的输入阻抗很高，基本上不需要吸收电流，因此，CMOS与NMOS集成电路连接时不必考虑电流的负载问题。NMOS集成电路大多采用单组正电源供电，并且以5V为多。CMOS集成电路只要选用与NMOS集成电路相同的电源，就可与NMOS集成电路直接连接。不过，从NMOS到CMOS直接连接时，由于NMOS输出的高电平低于CMOS集成电路的输入高电平，因而需要使用一个（电位）上拉电阻R，R的取值一般选用2～100KΩ。

改变栅压可以改变沟道中的电子密度，从而改变沟道的电阻。这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。统称为PMOS晶体管。

P沟道MOS晶体管的空穴迁移率低,因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于N沟道MOS晶体管。此外，P沟道MOS晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。它的供电电源的电压大小和极性,与双极型晶体管——晶体管逻辑电路不兼容。PMOS因逻辑摆幅大，充电放电过程长，加之器件跨导小，所以工作速度更低，在NMOS电路(见N沟道金属—氧化物—半导体集成电路)出现之后，多数已为NMOS电路所取代。只是,因PMOS电路工艺简单,价格便宜，有些中规模和小规模数字控制电路仍采用PMOS电路技术。

PMOS集成电路是一种适合在低速、低频领域内应用的器件。PMOS集成电路采用-24V电压供电。如图1所示的CMOS-PMOS接口电路采用两种电源供电。采用直接接口方式，一般CMOS的电源电压选择在10～12V就能满足PMOS对输入电平的要求。

MOS场效应晶体管具有很高的输入阻抗，在电路中便于直接耦合，容易制成规模大的集成电路。