选择特殊符号

Ф δ ° × # Ⅱ Ⅲ ½ ¼

选择搜索类型

市场价信息价参考价询价供应商云知资讯文库百科

热门搜索

造价通

请输入搜索

首页 > 百科 > 建设工程百科

逻辑电平

逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围由逻辑家族中不同器件的特性所决定。

逻辑电平基本信息

中文名逻辑电平
领域硬件
浮动范围由逻辑家族中不同器件的特性所决定
状态产生信号的状态

逻辑电平地线

地线是在电系统或电子设备中，接大地、接外壳或接参考电位为零的导线。一般电器上，地线接在外壳上，以防电器因内部绝缘破坏外壳带电而引起的触电事故。地线是接地装置的简称。地线又分为工作接地和安全性接地。为防止人们在使用家电及办公等电子设备时发生触电事故而采取的保护接地，就是一种安全性接地护线。

逻辑电平造价信息

市场价
信息价
询价

逻辑模块

规格型号：
ABL S2.1
价格行情：
材料单位：
个
材料品牌：
材料税率：
13%
供应商：
佛山市瑞创智能科技有限公司
报价时间：
2022-12-07

查看价格

逻辑接地(铜排)

规格型号：
3*30
价格行情：
材料单位：
m
材料品牌：
贝德
材料税率：
13%
供应商：
成都贝德铜业有限公司
报价时间：
2022-12-07

查看价格

逻辑输入适配器

规格型号：
VW3A3101 115V逻辑输入适配器/VW3A3101
价格行情：
材料单位：
台
材料品牌：
施耐德
材料税率：
13%
供应商：
贵州福大自动化科技有限公司
报价时间：
2022-12-07

查看价格

逻辑模块

规格型号：
LM/S 1.1品种:网络设备;
价格行情：
材料单位：
个
材料品牌：
ABB
材料税率：
13%
供应商：
长沙盈通智能科技有限公司
报价时间：
2022-12-07

查看价格

逻辑模块

规格型号：
规格型号:LM/S1.1,编号:10029121,说明:详见报价单
价格行情：
材料单位：
台
材料品牌：
ABB
材料税率：
13%
供应商：
济南天达盛信息科技有限公司
报价时间：
2022-12-07

查看价格

水平钻机

规格型号：
直径100内
价格行情：
材料单位：
台班
材料税率：
地区时间：
韶关市2010年8月信息价
所属行业：
建筑工程
备注说明：

查看价格

多辊板料样平机

规格型号：
厚度×宽度 10×2000mm
价格行情：
材料单位：
台班
材料税率：
地区时间：
广州市2008年2季度信息价
所属行业：
建筑工程
备注说明：

查看价格

多辊板料样平机

规格型号：
厚度×宽度 10×2000mm
价格行情：
材料单位：
台班
材料税率：
地区时间：
广州市2007年4季度信息价
所属行业：
建筑工程
备注说明：

查看价格

多辊板料样平机

规格型号：
厚度×宽度 16×2000mm
价格行情：
材料单位：
台班
材料税率：
地区时间：
广州市2007年4季度信息价
所属行业：
建筑工程
备注说明：

查看价格

多辊板料样平机

规格型号：
厚度×宽度 16×2000mm
价格行情：
材料单位：
台班
材料税率：
地区时间：
广州市2007年3季度信息价
所属行业：
建筑工程
备注说明：

查看价格

电平扒炉

规格型号：
700×600×250/380V/7.8KW(具体详见右图)1. 特有 CSQA 卫生设计认证,有效节省清洁时间2. 18-10 全不锈钢独立机身结构3. 抛光 FE510D 耐热铬镍合金烹饪面板
需求量：
1个
报价数：
3
材料品牌：
ANGELOPO
材料档次：
中高档
费用说明：
含税费 | 含运费
询价时间：
2020-08-27

查看价格

电平扒炉

规格型号：
609X616X406
需求量：
5个
报价数：
1
材料品牌：
远东
材料档次：
中高档
费用说明：
含税费 | 含运费
询价时间：
2015-05-06

查看价格

电平转换器

规格型号：
主流考虑
需求量：
1个
报价数：
3
材料品牌：
详见附件
材料档次：
中档
费用说明：
含税费 | 含运费
询价时间：
2020-06-15

查看价格

台式电平扒炉

规格型号：
600×600×350 220V/5KW
需求量：
1.0套
报价数：
2
材料品牌：
材料档次：
费用说明：
不含税费 | 不含运费
询价时间：
2015-08-27

查看价格

电平转换模块

规格型号：
K-SH2154
需求量：
7758个
报价数：
1
材料品牌：
盛华
材料档次：
中档
费用说明：
不含税费 | 含运费
询价时间：
2015-05-05

查看价格

逻辑电平相关概念

要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1.输入高电平（V_ih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2.输入低电平（V_il）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3.输出高电平（V_oh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此V_oh。 4：输出低电平（V_ol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此V_ol。 5.阈值电平(V_t)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于V_il、V_ih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> V_ih，输入低电平 il。 对于一般的逻辑电平，V _ih，V _il，V _oh,V _ol以及V _t的关系可表示如下： V _oh> V _ih > V _t > V _il > V _ol。 6.I _oh：逻辑门输出为高电平时的负载电流（为拉电流）。 7.I _ol：逻辑门输出为低电平时的负载电流（为灌电流）。 8.I _ih：逻辑门输入为高电平时的电流（为灌电流）。 9.I _il：逻辑门输入为低电平时的电流（为拉电流）。 门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值R _L应满足下面条件： （1）： R _L < （V _CC－V _oh）/（n*I _oh m*I _ih） （2）：R _L > （V _CC－V _ol）/（I _ol m*I _il） 其中n：线与的开路门数；m：被驱动的输入端数。 逻辑电平电势差 电压（英语：Voltage，electric tension或electric pressure），也称作电势差（electrical potential difference），是衡量单位电荷在静电场中由于电势不同所产生的能量差的物理量。此概念与水位高低所造成的“水压”相似。需要指出的是，“电压”一词一般只用于电路当中，“电动势”和“电位差”则普遍应用于一切电现象当中。 电压的国际单位是伏特（ V）。1伏特等于对每1库仑的电荷做了1焦耳的功，即 。 2100433B

逻辑电平简介

逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围由逻辑家族中不同器件的特性所决定。

逻辑电平常见问题

fpga io口逻辑电平，比如高电平，低电平是多少啊？怎么确定呢？如何判断该io口有没有虚焊？

fpgade IO 口电平标准是可选的，在你分配管脚的界面（比如Quartus的pin paner中）TTL1.8/3.3/5V；LVDS还有Cmos都可以。至于判断虚焊，一般FPGA的BGA封装是很...
请问ttl逻辑门电路的典型高电平值是多少？

1、门电路的多余端是不能悬空的，电路是由PMOS和NMOS管串并联组合而成，输入端一旦悬空，输入电位不定，从而破坏了电路的正常逻辑关系。此外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作；而且...
RS232电平，TTL电平，COMS电平的定义和区别

电气特性EIA-RS-232C对电气特性、逻辑电平和各种信号线功能都作了规定。在TxD和RxD上：逻辑1(MARK)=-3V～-15V逻辑0(SPACE)=+3～+15V在RTS、CTS、DSR、DT...

逻辑电平文献

多电平电压型变频器(下)

多电平电压型变频器(下)

多电平电压型变频器(下)

格式：pdf

大小：1.1MB

页数： 5页

在大功率领域,中点钳位三电平和H桥级联中压变频器应用最广泛,本文在详细讨论它们优缺点的基础上给出其主要适用场合,并分别介绍了它们各自的改进方案。文中还介绍了三种较少应用的多电平变换器:有源中点钳位三电平逆变器;电容钳位四电平变频器和在相支路中接入耦合电抗的多电平变换器。

在线阅读立即下载

多电平电压型变频器(上)

多电平电压型变频器(上)

多电平电压型变频器(上)

格式：pdf

大小：1.1MB

页数： 6页

在大功率领域,中点钳位三电平和H桥级联中压变频器应用最广泛,本文在详细讨论它们优缺点的基础上给出其主要适用场合,并分别介绍了它们各自的改进方案。文中还介绍了三种较少应用的多电平变换器:有源中点钳位三电平逆变器;电容钳位四电平变频器和在相支路中接入耦合电抗的多电平变换器。

在线阅读立即下载

信号逻辑电平标准详解

信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。 1、信号逻辑电平参数概念定义 逻辑电平是指数字信号电压的高、低电平，相关参数定义如下： (1)输入高电平门限Vih：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平; (2)输入低电平门限Vil：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平; (3)输出高电平门限Voh：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh; (4)输出低电平门限Vol：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol; (5)阈值电平Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个介于Vil、Vih之间的电压值;对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平 < Vil。 Tips:阈值电平只是用来表征数字电路芯片的特性，实际硬件电路设计过程中具有实际意义的是Vih和Vil。 对于一般的逻辑电平，Vih、Vil、Voh、Vol以及Vt的关系为：Voh>Vih>Vt>Vil >Vol (6)Ioh：逻辑门输出为高电平时的负载电流(为拉电流); (7)Iol：逻辑门输出为低电平时的负载电流(为灌电流); (8)Iih：逻辑门输入为高电平时的电流(为灌电流); (9)Iil：逻辑门输入为低电平时的电流(为拉电流)。 2.常见信号逻辑电平参数 常用的逻辑电平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。 (1)TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS; (2)RS232/RS422/RS485是串口(UART)的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出; (3)ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平; (4)SSTL主要用于DDR存储器，HSTL主要用于QDR存储器; 电平通常标准参数如下表所示，具体芯片建议参考Datasheet。 由上表可见，常用的差分信号电平标准LVPECL、LVDS、CML的输入和输出端具有相同的门限参数。这是由产生差分信号的硬件结构决定的。

逻辑门电路逻辑门

逻辑门是在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸（也称：互斥或）等等。 逻辑门是组成数字系统的基本结构，通常组合使用实现更为复杂的逻辑运算。一些厂商通过逻辑门的组合生产一些实用、小型、集成的产品，例如可编程逻辑器件等。

低电平定义

低电平输入 低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 低电平输出 低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

相关推荐

相关百科
相关知识
相关专栏

免费服务热线: 400-888-9639