数字倍频锁相环模型实际电路中通常选用数字鉴频鉴相器(PFD)，压控振荡器(VCO)的输出经 N 分频后进入鉴相器与参考频率鉴相，产生的相差信号经环路滤波器积分，产生直流分量来牵引 VCO 频率入锁。而取样锁相环模型与数字倍频锁相环相比，其采用取样鉴相器(SPD)代替了 PFD。参考频率进入脉冲发生电路后产生含有参考信号各次谐波的脉冲，再用其驱动采样电路，对微波振荡器的信号进行采样，最后经过保持电路输出低频相差信号经环路滤波器的积分，产生直流分量牵引并最终使环路入锁。VCO 频率锁定在参考频率的 N 次谐波上 。

同常规锁相环路相比，在鉴相器之前加入了脉冲形成电路，用取样鉴相器替代了普通鉴相器。脉冲形成电路是利用阶跃恢复二极管( SRD) ， 将参考信号转换为同频率的窄脉冲输出。应用 SRD 生成窄脉冲的主要机理就是半导体中的电荷存储效应。取样鉴相器分取样和保持两步来完成鉴相。 取样脉冲控制取样开关的通断，当取样开关接通时，微波信号为保持电容充电，直到取样开关断开，此时保持电容上的电压将被保持到下个周期， 直到取样开关再次接通， 形成差拍电压。 该电压经环路滤波器处理后对 VCO 频率进行控制 。

环路滤波器是锁相环路中的重要组成部分， 除了滤除高频分量外，还具有调整环路参数的作用，对于环路的捕获特性和稳定性都具有重要作用。因取样鉴相器鉴相增益较低， 仅为几十至几百 mA， 因此， 采用有源的环路滤波器对比较后的误差电压信号进行放大。为保证环路顺利入锁， 还需设计扩捕扫描电路。当环路未锁定时， 扩捕电路开始振荡， 使得 DRO输出频率扫过设定频率，使环路入锁，环路锁定后扩捕电路停止振荡。一般将环路滤波器和扩捕振荡电路集成到一个运放芯片上， 利用电路本身的反馈状态控制扩捕电路能否起振。附加扩捕电路的环路滤波器电路为文氏桥振荡器，采用有源比例积分滤波器作为环路滤波器，其特性接近于理想的积分滤波器， 两个参数独立可调， 并具有滞后 - 导前的作用，有助于对环路进行优化设计 。

锁相环频率合成技术，因其具备可靠性高、 成本低、体积小、性能好等诸多优点而被广泛应用于微波通信、导航、 雷达、 电子对抗、 遥控遥测以及电子测量中。现阶段应用最广泛的数字锁相环具有电路简单、 稳定可靠的特点，但因其采用的有源数字鉴相器、 分频器等器件噪底较高，在高频率输出时，近载频相位噪声较差。而取样锁相环不使用分频器并采用无源模拟鉴相器，避免了分频器的噪底并将鉴相器噪底大幅降低，并且由于取样保持电路的低通频率响应特性，取样锁相环对鉴相频率的抑制也较普通数字锁相环更据优势，在高频率、 超低相噪的需求场合具有广泛的应用前景 。

现代雷达技术的不断发展， 对通信收发设备的重要组成部分频率源的性能尤其是稳定性指标提出了越来越高的要求。目前电子设备收发信道常用的频率源大多采用前置分频锁相和晶振倍频链相结合的方案。前置分频锁相的功能是将参考信号与微波信号的分频信号，在低频进行鉴相，分频器的附加噪声会带入到电路中; 晶振倍频链的多级倍频、 放大、 滤波，使得频率源的功耗和体积增大，且会带入高次倍频器的附加噪声。

取样锁相频率源的工作原理是: 用晶振的参考信号产生同频率的尖脉冲( 或称之为梳状谱) 信号， 当振荡器的输出频率与参考信号的 N 次谐波频率相同时， 与微波信号进行比较后输出的误差信号经环路滤波器滤波为稳定的直流电压， 此时振荡器输出频率被稳定在 Nfi。该方案具有相噪性能优、 功耗低、 体积小的特点，广泛应用于雷达、 通信等要求较高的领域 。

该取样锁相频率源用于某接收机本振， 设计的输出频率为 12. 5 GHz，输出功率为 10 dBm， 参考信号为100 MHz，功率为 5 dBm ± 1 dBm， 工作温度为 - 40 ℃~ + 75 ℃ ，相位噪声要求 - 120 dBc /Hz@ 100 kHz、- 130 dBc /Hz@ 1 MHz 。

根据以上要求，设计一种介质压控振荡器( VCO)作为环路 VCO， 该振荡器输出频率为 12. 5 GHz， 压控灵敏度为 2 MHz /V， 相位噪声指标为 - 100 dBc /Hz@10 kHz， - 120 dBc /Hz@ 100 kHz，频率温度漂移( 全温范围) 小于 3 MHz，输出端接缓冲放大器和隔离器， 通过微带式定向耦合器耦合一路进入环路， 主路作为频率源的输出 。

选择双 平 衡 鉴 相 器 ， 上 限 工 作 频 率 为18 GHz。为得到较好的取样脉冲， 需对参考信号进行放大，使参考功率大于 17 dBm。该取样鉴相器为双平衡鉴相器，且输入阻抗较低， 因此， 需用一个平衡 - 不平衡变换器将参考信号转换为两路平衡的信号， 并实现阻抗匹配功能。两个肖特基二极管受取样脉冲控制，同时打开或关断，二极管结电容作为保持电容对误差电压进行保持， 输出差拍电压 。

一个基本的锁相环由参考信号、 鉴相器、 环路滤波器和 VCO 构成。而对于大的偏离载波频率， 或者说在 PLL 环路的带宽之外，则有:So( ωm) ≈ SVCO( ωm) ωm > ωn 由此可看出，要改善输出频率的相位噪声特性，必须做到以下 2 点:( 1) 在环路带宽以内， 尽量降低参考信号和鉴相器的相位噪声;( 2) 在环路带宽以外， 尽量降低 VCO 的相位噪声。在 X 波段以上实现点频源， 由于参考信号至输出频率的倍频次数较高，若采用分频锁相 VCO 的技术方案，在环路带宽以内，由于微波分频及数字基底噪声的影响，相位噪声在 20LogN 的基础上会有多余的恶化，淹没了参考信号的噪声特性; 若采用取样锁相 DRO 的技术方案， 在环路带宽以内， 由于取样鉴相器是无源器件，噪声极低，不会恶化参考信号的噪声特性， 在环路带宽以外， 由于 DRO 是一种具有高Q 谐振器的 VCO， 其相位噪声要远远好于普通的VCO，因此， 在 X 波段以上实现高质量的点频源， 取样锁相 DRO 技术是首选。取样锁相 DRO 频率源由参考信号、 取样鉴相器( SPD) 、 环路滤波器、 辅助扩捕电路和介质稳频振荡器(DRO) 等 5 部分构成 。

取样锁相 DRO 的工作原理是: 取样鉴相器把参考信号转换为重复频率与参考信号一样的窄脉冲，参考脉冲对 DRO 的正弦波进行取样， 保持电路使采样的电压保持到下一周期。当 DRO 为参考频率的整数倍并保持严格相位同步时， 取样鉴相器将输出一个稳定的直流电压， 环路锁定; 否则， 离散的样品电压经保持电路将是一个连续的阶梯状差拍电压，对 DRO 频率进行牵引， 直至锁定。取样锁相环属于模拟锁相环，其鉴相器不具有鉴频功能。因此， 当开机时 DRO 频率与参考频率相差很多， 依靠环路的自捕获能力不能使环路锁定，需要引入辅助扩捕电路，对 DRO 进行频率牵引， 当 DRO 频率扫描到环路的捕获带时，依靠环路的自捕获能力实现环路锁定 。

DRO 设计要点

并联反馈型 DRO 由于电路简单、 频带宽、 偏离工作点较远时产生停振而不跳模等优点被广泛采用。当不加介质谐振器时， 整个电路是微波放大器的工作状态，不产生振荡; 当把高 Q 介质谐振器放置在输出微带线与输入微带线之间时， 通过磁耦合把输出功率的一部分反馈到栅极， 当反馈相位和反馈功率合适时将产生振荡; 介质谐振器相当于窄带带通滤波器， 在介质谐振器的中心频率处， 反馈最强，相位合适。反馈式介质谐振器稳频振荡器是利用介质谐振器作为选频网络， 以达到产生振荡和稳频的双重目的。在设计并联反馈 DRO 时，为了获得理想的稳频效果，必须采用单向性好的场效应管， 亦即管子的S12应尽可能小， 希望其值趋近于零， 否则因管子的内反馈作用， 将无法很好地实现预期的稳频性能 。

除此以外，为了能产生振荡， 并有一定的功率输出，在工作频率上的放大器功率增益 Kp， 必须大于介质谐振器反馈网络的功率传输系数 β 的绝对值， 即 Kp≥ | β |。一般 β = - 5 dB。当前，GaAs FET 的功率增益在 Ku 波段以下均大于此值。在调试 DRO 时，必须保证在不放置介质谐振器时，整个电路不产生频谱， 或在 20GHz 以上产生幅度低于 - 20 dBm 的频谱。若不满足以上 2 条， 应调整电路直到满足以上条件。然后放置 DR， 调整 DR与耦合微带线的耦合位置， 使 DRO 起振。DR 放置在一定范围内， DRO 均可产生稳定振荡。固定好DR 后，通过调整机械调谐螺钉，使 DRO 产生所需频率。观察 DRO 窄 带 频 率， 若 带 宽 在 500 kHz 时，DRO 的频谱稳定， 则说明 DRO 设计成功， 达到 DR稳频效果 。

取样锁相环路设计要点

整个环路开机后 DRO 的瞬时频差有几 MHz 到十几 MHz，对于这样的频差，取样鉴相器的鉴相灵敏度很小，后面的有源滤波器也失去了放大作用。因此，取样环路的捕获带远小于瞬时频差， 依靠环路的自捕获能力， 环路不能锁定， 需要增加辅助扩捕电路，牵引环路入锁。扩捕电路产生一低频扫描波形，加到 DRO 的电调端。当环路刚开机或失锁时， 环路的正反馈增益大于 1， 扩捕电路起振， 牵引 DRO 入锁。当环路锁定时， 环路的负反馈增益大于运放的正反馈增益，将迫使 DRO 的控制电压按环路同步规律变化，则扩捕电路不起振 。

扩捕电路采用低频三角波电路形式， 由斯密斯触发电路和积分电路构成。扩捕电路的频率选为几十 Hz 到几百 Hz， 由 R1、 R2、R5、 C1 共同决定。扩捕电路将 DRO 牵引入锁后， 整个锁相环路的性能由鉴相器、 环路滤波器和 DRO 共同决定。鉴相器提供一定的鉴相灵敏度( k) ， DRO 提供压控斜率( kv) ，这两项通常是固定的，环路的调整由环路滤波器的两个时间常数( τ1， τ2 ) 来实现。由于取样鉴相器的底噪低，因此， 环路带宽可取得较宽， 充分利用参考晶振近端优良的噪声特性; 同时， 环路带宽取宽，可提高整个取样环路的可靠性。通常环路带宽大于 100 kHz，阻尼系数选为 0. 7 ~ 1. 2， 噪声带宽由环路带宽和阻尼系数共同决定 。

实际工程应用中常使用的取样鉴相器内部电路，D1 为阶跃恢复二极管(SRD);C1、 C2 为取样电容;D2、 D3 为肖特基二极管。SRD 上产生取样脉冲，肖特基二极管做取样开关用 。

参考部分电路设计

在参考输入级设计时需着重考虑到以下几点:首先阶跃二极管的输入阻抗非 50Ω，其阻抗值会随着输入功率值的变化而变化;其次在阶跃二极管上产生取样脉冲需要较大的输入功率，若输入参考信号功率不足会对产生的取样脉冲幅度产生影响，导致鉴相器增益降低 。

因此电路设计时输入级选取了高输出 1db 压缩点值的放大器并让其工作在饱和状态，放大器输出经滤波后再经射频变压器与阶跃二极管进行匹配 。

取样鉴相器的输出

取样鉴相器输出端的接法有很多种，为取得较大的误差电压，采用将取样鉴相器差分输出端接出的方式来实现。 取样鉴相器两差分输出端后接的运放 A2、 A3 配置成跟随器状态，利用其高输入阻抗取得较大的误差电压，在满足环路带宽的前提下，运放的增益带宽积不必太大，这样对泄露过来的参考信号还有一定的滤波作用。 采用差分输出形式理论上在合路点可以抵消掉泄露过来的残余脉冲、 参考信号或额外的直流分量，但实际上由于器件内部取样脉冲或肖特基二极管的天然不平衡性，需要在合路端增加一个电位器 R11 来实现调零 。

扩捕电路

取样鉴相器的相频曲线可知，取样鉴相器由于比普通鉴相器多了一个延迟因子 e-jπω / ωr， 鉴相器本身会提供一定的相移，为保证环路的稳定性，一般都会选择较窄的环路带宽使环路的自然角频率 ωn<<ωr /2，以此来尽量减小鉴相器相移的影响，因此其环路的捕获带不会太宽。而由取样鉴相器的幅频曲线可知，其低通特性决定了当瞬时频差较大时，取样鉴相器输出的误差电压会减小，也会影响捕获。 综上所述，考虑到所选的压控振荡器在开机瞬间的频偏及高低温下的频漂，有可能使取样锁相环路失锁，实际工程应用中往往需要在取样锁相环路中加入扩捕电路来辅助环路入锁 。

扩捕电路的种类很多，采用了辅助扫频的方式，使环路入锁。即当环路失锁时扩捕电路启动产生周期性扫频电压，促使压控振荡器在其调谐范围内扫频，使环路快速入锁;当环路锁定时，扩捕电路停止工作。 实际工程应用中往往将扩捕电路与环路滤波器综合设计 。