放大电路的核心元件是三极管,所以要对三极管要有一定的了解。用三极管构成的放大电路的种类较多,我们用常用的几种来解说一下(如图1)。图1是一共射的基本放大电路,一般我们对放大路要掌握些什么内容?

(1)分析电路中各元件的作用;

(2)解放大电路的放大原理;

(3)能分析计算电路的静态工作点;

(4)理解静态工作点的设置目的和方法。

以上四项中,最后一项较为重要。

图1中,C1,C2为耦合电容,耦合就是起信号的传递作用,电容器能将信号信号从前级耦合到后级,是因为电容两端的电压不能突变,在输入端输入交流信号后,因两端的电压不能突变因,输出端的电压会跟随输入端输入的交流信号一起变化,从而将信号从输入端耦合到输出端。但有一点要说明的是,电容两端的电压不能突变,但不是不能变。

R1、R2为三极管V1的直流偏置电阻,什么叫直流偏置?简单来说,做工要吃饭。要求三极管工作,必先要提供一定的工作条件,电子元件一定是要求有电能供应的了,否则就不叫电路了。

在电路的工作要求中,第一条件是要求要稳定,所以,电源一定要是直流电源,所以叫直流偏置。为什么是通过电阻来供电?电阻就象是供水系统中的水龙头,用调节电流大小的。所以,三极管的三种工作 状态“:载止、饱和、放大”就由直流偏置决定,在图1中,也就是由R1、R2来决定了。

首先,我们要知道如何判别三极管的三种工作状态,简单来说,判别工作于何种工作状态可以根据Uce的大小来判别,Uce接近于电源电压VCC,则三极管就工作于载止状态,载止状态就是说三极管基本上不工作,Ic电流较小(大约为零),所以R2由于没有电流流过,电压接近0V,所以Uce就接近于电源电压VCC。

若Uce接近于0V,则三极管工作于饱和状态,何谓饱和状态?就是说,Ic电流达到了最大值,就算Ib增大,它也不能再增大了。

以上两种状态我们一般称为开关状态,除这两种外,第三种状态就是放大状态,一般测Uce接近于电源电压的一半。若测Uce偏向VCC,则三极管趋向于载止状态,若测Uce偏向0V,则三极管趋向于饱和状态。

理解静态工作点的设置目的和方法

放大电路,就是将输入信号放大后输出,(一般有电压放大,电流放大和功率放大几种,这个不在这讨论内)。先说我们要放大的信号,以正弦交流信号为例说。在分析过程中,可以只考虑到信号大小变化是有正有负,其它不说。上面提到在图1放大电路电路中,静态工作点的设置为Uce接近于电源电压的一半,为什么?

这是为了使信号正负能有对称的变化空间,在没有信号输入的时候,即信号输入为0,假设Uce为电源电压的一半,我们当它为一水平线,作为一个参考点。当输入信号增大时,则Ib增大,Ic电流增大,则电阻R2的电压U2=Ic×R2会随之增大,Uce=VCC-U2,会变小。U2最大理论上能达到等于VCC,则Uce最小会达到0V,这是说,在输入信增加时,Uce最大变化是从1/2的VCC变化到0V.

同理,当输入信号减小时,则Ib减小,Ic电流减小,则电阻R2的电压U2=Ic×R2会随之减小,Uce=VCC-U2,会变大。在输入信减小时,Uce最大变化是从1/2的VCC变化到VCC。这样,在输入信号一定范围内发生正负变化时,Uce以1/2VCC为准的话就有一个对称的正负变化范围,所以一般图1静态工作点的设置为Uce接近于电源电压的一半。

要把Uce设计成接近于电源电压的一半,这是我们的目的,但如何才能把Uce设计成接近于电源电压的一半?这就是的手段了。

这里要先知道几个东西,第一个是我们常说的Ic、Ib,它们是三极管的集电极电流和基极电流,它们有一个关系是Ic=β×Ib,但我们初学的时候,老师很明显的没有告诉我们,Ic、Ib是多大才合适?这个问题比较难答,因为牵涉的东西比较的多,但一般来说,对于小功率管,一般设Ic在零点几毫安到几毫安,中功率管则在几毫安到几十毫安,大功率管则在几十毫安到几安。

在图1中,设Ic为2mA,则电阻R2的阻值就可以由R=U/I来计算,VCC为12V,则1/2VCC为6V,R2的阻值为6V/2mA,为3KΩ。Ic设定为2毫安,则Ib可由Ib=Ic/β推出,关健是β的取值了,β一般理论取值100,则Ib=2mA/100=20#A,则R1=(VCC-0.7V)/Ib=11.3V/20#A=56.5KΩ,但实际上,小功率管的β值远不止100,在150到400之间,或者更高,所以若按上面计算来做,电路是有可能处于饱和状态的,所以有时我们不明白,计算没错,但实际不能用,这是因为还少了一点实际的指导,指出理论与实际的差别。这种电路受β值的影响大,每个人计算一样时,但做出来的结果不一定相同。也就是说,这种电路的稳定性差,实际应用较少。但如果改为图2的分压式偏置电路,电路的分析计算和实际电路测量较为接近。

在图2的分压式偏置电路中,同样的我们假设Ic为2mA,Uce设计成1/2VCC为6V。则R1、R2、R3、R4该如何取值呢。计算公式如下:因为Uce设计成1/2VCC为6V,则Ic×(R3+R4)=6V;Ic≈Ie。可以算出R3+R4=3KΩ,这样,R3、R4各是多少?

一般R4取100Ω,R3为2.9KΩ,实际上R3我们一般直取2.7KΩ,因为E24系列电阻中没有2.9KΩ,取值2.7KΩ与2.9KΩ没什么大的区别。因为R2两端的电压等于Ube+UR4,即0.7V+100Ω×2mA=0.9V,我们设Ic为2mA,β一般理论取值100,则Ib=2mA/100=20#A,这里有一个电流要估算的,就是流过R1的电流了,一般取值为Ib的10倍左右,取IR1200#A。则R1=11.1V/200#A≈56KΩR2=0.9V(/200-20)#A=5KΩ;考虑到实际上的β值可能远大于100,所以R2的实际取值为4.7KΩ。这样,R1、R2、R3、R4的取值分别为56KΩ,4.7KΩ,2.7KΩ,100Ω,Uce为6.4V。

在上面的分析计算中,多次提出假设什么的,这在实际应用中是必要的,很多时候需要一个参考值来给我们计算,但往往却没有,这里面一是我们对各种器件不熟悉,二是忘记了一件事,我们自己才是用电路的人,一些数据可以自己设定,这样可以少走弯路。

放大电路的核心元件是三极管,所以要对三极管要有一定的了解。用三极管构成的放大电路的种类较多,我们用常用的几种来解说一下(如图1)。

图1是一共射的基本放大电路,一般我们对放大路要掌握些什么内容?

(1)分析电路中各元件的作用;

(2)解放大电路的放大原理;

(3)能分析计算电路的静态工作点;

(4)理解静态工作点的设置目的和方法。

以上四项中,最后一项较为重要。

图1中,C1,C2为耦合电容,耦合就是起信号的传递作用,容器能将信号信号从前级耦合到后级,是因为电容两端的电压不能突变,在输入端输入交流信号后,因两端的电压不能突变因,输出端的电压会跟随输入端输入的交流信号一起变化,从而将信号从输入端耦合到输出端。但有一点要说明的是,电容两端的电压不能突变,但不是不能变。

R1、R2为三极管V1的直流偏置电阻,什么叫直流偏置?简单来说,做工要吃饭。要求三极管工作,必先要提供一定的工作条件,电子元件一定是要求有电能供应的了,否则就不叫电路了。

在电路的工作要求中,第一条件是要求要稳定,所以,电源一定要是直流电源,所以叫直流偏置。为什么是通过电阻来供电?电阻就象是供水系统中的水龙头,用调节电流大小的。所以,三极管的三种工作 状态“:载止、饱和、放大”就由直流偏置决定,在图1中,也就是由R1、R2来决定了。

首先,我们要知道如何判别三极管的三种工作状态,简单来说,判别工作于何种工作状态可以根据Uce的大小来判别,Uce接近于电源电压VCC,则三极管就工作于载止状态,载止状态就是说三极管基本上不工作,Ic电流较小(大约为零),所以R2由于没有电流流过,电压接近0V,所以Uce就接近于电源电压VCC。

若Uce接近于0V,则三极管工作于饱和状态,何谓饱和状态?就是说,Ic电流达到了最大值,就算Ib增大,它也不能再增大了。

以上两种状态我们一般称为开关状态,除这两种外,第三种状态就是放大状态,一般测Uce接近于电源电压的一半。若测Uce偏向VCC,则三极管趋向于载止状态,若测Uce偏向0V,则三极管趋向于饱和状态。

理解静态工作点的设置目的和方法

放大电路,就是将输入信号放大后输出,(一般有电压放大,电流放大和功率放大几种,这个不在这讨论内)。先说我们要放大的信号,以正弦交流信号为例说。在分析过程中,可以只考虑到信号大小变化是有正有负,其它不说。上面提到在图1放大电路电路中,静态工作点的设置为Uce接近于电源电压的一半,为什么?

这是为了使信号正负能有对称的变化空间,在没有信号输入的时候,即信号输入为0,假设Uce为电源电压的一半,我们当它为一水平线,作为一个参考点。当输入信号增大时,则Ib增大,Ic电流增大,则电阻R2的电压U2=Ic×R2会随之增大,Uce=VCC-U2,会变小。U2最大理论上能达到等于VCC,则Uce最小会达到0V,这是说,在输入信增加时,Uce最大变化是从1/2的VCC变化到0V.

同理,当输入信号减小时,则Ib减小,Ic电流减小,则电阻R2的电压U2=Ic×R2会随之减小,Uce=VCC-U2,会变大。在输入信减小时,Uce最大变化是从1/2的VCC变化到VCC。这样,在输入信号一定范围内发生正负变化时,Uce以1/2VCC为准的话就有一个对称的正负变化范围,所以一般图1静态工作点的设置为Uce接近于电源电压的一半。

要把Uce设计成接近于电源电压的一半,这是我们的目的,但如何才能把Uce设计成接近于电源电压的一半?这就是的手段了。

这里要先知道几个东西,第一个是我们常说的Ic、Ib,它们是三极管的集电极电流和基极电流,它们有一个关系是Ic=β×Ib,但我们初学的时候,老师很明显的没有告诉我们,Ic、Ib是多大才合适?这个问题比较难答,因为牵涉的东西比较的多,但一般来说,对于小功率管,一般设Ic在零点几毫安到几毫安,率管则在几毫安到几十毫安,大功率管则在几十毫安到几安。

在图1中,设Ic为2mA,则电阻R2的阻值就可以由R=U/I来计算,VCC为12V,则1/2VCC为6V,R2的阻值为6V/2mA,为3KΩ。Ic设定为2毫安,则Ib可由Ib=Ic/β推出,关健是β的取值了,β一般理论取值100,则Ib=2mA/100=20#A,则R1=(VCC-0.7V)/Ib=11.3V/20#A=56.5KΩ,但实际上,小功率管的β值远不止100,在150到400之间,或者更高,所以若按上面计算来做,电路是有可能处于饱和状态的,所以有时我们不明白,计算没错,但实际不能用,这是因为还少了一点实际的指导,指出理论与实际的差别。这种电路受β值的影响大,每个人计算一样时,但做出来的结果不一定相同。也就是说,这种电路的稳定性差,实际应用较少。但如果改为图2的分压式偏置电路,电路的分析计算和实际电路测量较为接近。

在图2的分压式偏置电路中,同样的我们假设Ic为2mA,Uce设计成1/2VCC为6V。则R1、R2、R3、R4该如何取值呢。计算公式如下:因为Uce设计成1/2VCC为6V,则Ic×(R3 R4)=6V;Ic≈Ie。可以算出R3 R4=3KΩ,这样,R3、R4各是多少?

一般R4取100Ω,R3为2.9KΩ,实际上R3我们一般直取2.7KΩ,因为E24系列电阻中没有2.9KΩ,取值2.7KΩ与2.9KΩ没什么大的区别。因为R2两端的电压等于Ube UR4,即0.7V 100Ω×2mA=0.9V,我们设Ic为2mA,β一般理论取值100,则Ib=2mA/100=20#A,这里有一个电流要估算的,就是流过R1的电流了,一般取值为Ib的10倍左右,取IR1200#A。则R1=11.1V/200#A≈56KΩR2=0.9V(/200-20)#A=5KΩ;考虑到实际上的β值可能远大于100,所以R2的实际取值为4.7KΩ。这样,R1、R2、R3、R4的取值分别为56KΩ,4.7KΩ,2.7KΩ,100Ω,Uce为6.4V。

晶体三极管可以组成三种基本放大电路，如图5-38所示。的三种放大电路外图（a)是共发射极电路，信号从基极发射极输人，从集电极发射极输出，发射极是公共端。这是最常用的放大电路，图（b)是共基极电路，信号从发射极基极输入，从集电极基极输出，基极是公共端。图（c）是共集电极电路，信号从基极集电极输人，从发射极集电极输出，集电极是公共端。必须指出，电源对交流信号来说可以看成短路，三种电路的比较见表5-23.

详细讲解MOSFET管驱动电路

在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。

下面是我对MOSFET及MOSFET驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括MOS管的介绍，特性，驱动以及应用电路。

1，MOS管种类和结构

MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。

至于为什么不使用耗尽型的MOS管，不建议刨根问底。

对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。

MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。

在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。

2，MOS管导通特性

导通的意思是作为开关，相当于开关闭合。

NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。

PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。

3，MOS开关管损失

不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。

MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。

导通瞬间电压和电流的乘积很大，造成的损失也就很大。缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。

4，MOS管驱动

跟双极性晶体管相比，一般认为使MOS管导通不需要电流，只要GS电压高于一定的值，就可以了。这个很容易做到，但是，我们还需要速度。

在MOS管的结构中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上就是对电容的充放电。对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大。选择/设计MOS管驱动时第一要注意的是可提供瞬间短路电流的大小。

第二注意的是，普遍用于高端驱动的NMOS，导通时需要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压（VCC）相同，所以这时栅极电压要比VCC大4V或10V。如果在同一个系统里，要得到比VCC大的电压，就要专门的升压电路了。很多马达驱动器都集成了电荷泵，要注意的是应该选择合适的外接电容，以得到足够的短路电流去驱动MOS管。

上边说的4V或10V是常用的MOS管的导通电压，设计时当然需要有一定的余量。而且电压越高，导通速度越快，导通电阻也越小。现在也有导通电压更小的MOS管用在不同的领域里，但在12V汽车电子系统里，一般4V导通就够用了。

MOS管的驱动电路及其损失，可以参考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。讲述得很详细，所以不打算多写了。

5，MOS管应用电路

MOS管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。

现在的MOS驱动，有几个特别的需求，

1，低压应用

当使用5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be有0.7V左右的压降，导致实际最终加在gate上的电压只有4.3V。这时候，我们选用标称gate电压4.5V的MOS管就存在一定的风险。

同样的问题也发生在使用3V或者其他低压电源的场合。

2，宽电压应用

输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。

为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。

同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MOS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。

3，双电压应用

在一些控制电路中，逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。

这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。

在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS驱动IC，似乎也没有包含gate电压限制的结构。

于是我设计了一个相对通用的电路来满足这三种需求。

电路图如下：

图1 用于NMOS的驱动电路

图2 用于PMOS的驱动电路

这里我只针对NMOS驱动电路做一个简单分析：

Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超过Vh。

Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。

R2和R3提供了PWM电压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置。

Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在一个有限的数值。这个数值可以通过R5和R6来调节。

最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。

这个电路提供了如下的特性：

1，用低端电压和PWM驱动高端MOS管。

2，用小幅度的PWM信号驱动高gate电压需求的MOS管。

3，gate电压的峰值限制

4，输入和输出的电流限制

5，通过使用合适的电阻，可以达到很低的功耗。

6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来解决。

在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前DC-DC转换器设计技术发展主要趋势有：（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。（2）低输出电压技术：随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。

这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压2.5～3.6V），因此，电源芯片的工作电压较低。

MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC－DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC－DC转换器开关管驱动电路的设计提出了更高的要求。

在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常工作，并且能够在负载电容1～2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证，在供电电压1.5V ，负载电容为60pF时，工作频率能够达到5MHz以上。

自举升压电路

自举升压电路的原理图如图1所示。所谓的自举升压原理就是，在输入端IN输入一个方波信号，利用电容Cboot将A点电压抬升至高于VDD的电平，这样就可以在B端输出一个与输入信号反相，且高电平高于VDD的方波信号。具体工作原理如下。

当VIN为高电平时，NMOS管N1导通，PMOS管P1截止，C点电位为低电平。同时N2导通，P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为VDD，电容Cboot两端电压UC≈VDD。由于N3导通，P4截止，所以B点的电位为低电平。这段时间称为预充电周期。

当VIN变为低电平时，NMOS管N1截止，PMOS管P1导通，C点电位为高电平，约为VDD。同时N2、N3截止，P3导通。这使得P2的栅极电位升高，P2截止。此时A点电位等于C点电位加上电容Cboot

两端电压，约为2VDD。而且P4导通，因此B点输出高电平，且高于VDD。这段时间称为自举升压周期。

实际上，B点电位与负载电容和电容Cboot的大小有关，可以根据设计需要调整。具体关系将在介绍电路具体设计时详细讨论。在图2中给出了输入端IN电位与A、B两点电位关系的示意图。

驱动电路结构

图3中给出了驱动电路的电路图。驱动电路采用Totem输出结构设计，上拉驱动管为NMOS管N4、晶体管Q1和PMOS管P5。下拉驱动管为NMOS管N5。图中CL为负载电容，Cpar为B点的寄生电容。虚线框内的电路为自举升压电路。

本驱动电路的设计思想是，利用自举升压结构将上拉驱动管N4的栅极（B点）电位抬升，使得UB>VDD+VTH ，则NMOS管N4工作在线性区，使得VDSN4 大大减小，最终可以实现驱动输出高电平达到VDD。而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位GND。因此无需增加自举电路也能达到设计要求。

考虑到此驱动电路应用于升压型DC－DC转换器的开关管驱动，负载电容CL很大，一般能达到几十皮法，还需要进一步增加输出电流能力，因此增加了晶体管Q1作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1导通，由N4、Q1同时提供电流，OUT端电位迅速上升，当OUT端电位上升到VDD－VBE时，Q1截止，N4继续提供电流对负载电容充电，直到OUT端电压达到VDD。

在OUT端为高电平期间，A点电位会由于电容Cboot 上的电荷泄漏等原因而下降。这会使得B点电位下降，N4的导通性下降。同时由于同样的原因，OUT端电位也会有所下降，使输出高电平不能保持在VDD。为了防止这种现象的出现，又增加了PMOS管P5作为上拉驱动管，用来补充OUT端CL的泄漏电荷，维持OUT端在整个导通周期内为高电平。

驱动电路的传输特性瞬态响应在图4中给出。其中（a）为上升沿瞬态响应，（b）为下降沿瞬态响应。从图4中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三个上拉驱动管起主导作用的时期。1阶段为Q1、N4共同作用，输出电压迅速抬升，2阶段为N4起主导作，使输出电平达到VDD，3阶段为P5起主导作用，维持输出高电平为VDD。而且还可以缩短上升时间，下降时间满足工作频率在兆赫兹级以上的要求。

需要注意的问题及仿真结果

电容Cboot的大小的确定

Cboot的最小值可以按照以下方法确定。在预充电周期内，电容Cboot 上的电荷为VDDCboot 。在A点的寄生电容（计为CA）上的电荷为VDDCA。因此在预充电周期内，A点的总电荷为

Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）

B点电位为GND，因此在B点的寄生电容Cpar上的电荷为0。

在自举升压周期，为了使OUT端电压达到VDD，B点电位最低为VB＝VDD+Vthn。因此在B点的寄生电容Cpar上的电荷为

Q_{B}=(V_{DD}+V_{thn})Cpar （2）

忽略MOS管P4源漏两端压降，此时Cboot上的电荷为VthnCboot ，A点寄生电容CA的电荷为（VDD+Vthn）CA。A点的总电荷为

QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）

同时根据电荷守恒又有

Q_{B}=Q_{A}-Q_{A2} （4）

综合式（1）～（4）可得

C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）

从式（5）中可以看出，Cboot随输入电压变小而变大，并且随B点电压VB变大而变大。而B点电压直接影响N4的导通电阻，也就影响驱动电路的上升时间。因此在实际设计时，Cboot的取值要大于式（5）的计算结果，这样可以提高B点电压，降低N4导通电阻，减小驱动电路的上升时间。

P2、P4的尺寸问题

将公式（5）重新整理后得：

V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）

从式（6）中可以看出在自举升压周期内， A、B两点的寄生电容使得B点电位降低。在实际设计时为了得到合适的B点电位，除了增加Cboot大小外，要尽量减小A、B两点的寄生电容。 在设计时，预充电PMOS管P2的尺寸尽可能的取小，以减小寄生电容CA。而对于B点的寄生电容Cpar来说，主要是上拉驱动管N4的栅极寄生电容，MOS管P4、N3的源漏极寄生电容只占一小部分。我们在前面的分析中忽略了P4的源漏电压，因此设计时就要尽量的加大P4的宽长比，使其在自举升压周期内的源漏电压很小可以忽略。但是P4的尺寸以不能太大，要保证P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容。

阱电位问题

如图3所示，PMOS器件P2、P3、P4的N-well连接到了自举升压节点A上。这样做的目的是，在自举升压周期内，防止他们的源/漏--阱结导通。而且这还可以防止在源/漏--阱正偏时产生由寄生SRC引起的闩锁现象。

上拉驱动管N4的阱偏置电位要接到它的源极，最好不要直接接地。这样做的目的是消除衬底偏置效应对N4的影响。

Hspice仿真验证结果

驱动电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证。在表1中给出了电路在不同工作电压、不同负载条件下的上升时间tr和下降时间tf 的仿真结果。在图5中给了电路工作在输入电压1.5V、工作频率为5MHz、负载电容60pF条件下的输出波形。

结合表1和图5可以看出，此驱动电路能够在工作电压为1.5V，工作频率为5MHz，并且负载电容高达60pF的条件下正常工作。它可以应用于低电压、高工作频率的DC－DC转换器中作为开关管的驱动电路。

结论

本文采用自举升压电路，设计了一种BiCMOS Totem结构的驱动电路。该电路基于Samsung AHP615 BiCMOS工艺设计，可在1.5V电压供电条件下正常工作，而且在负载电容为60pF的条件下，工作频率可达5MHz以上。