绪论

第1章 数字逻辑基础

1.1 数制

1.1.1 十进制

1.1.2 二进制

1.1.3 二进制数与十进制数之间的转换

1.1.4 八进制和十六进制

1.2 编码

1.2.1 二一十进制编码

1.2.2 可靠性编码

1.3 逻辑代数

1.3.1 基本逻辑运算

1.3.2 逻辑代数的公式和规则

1.3.3 逻辑函数和逻辑问题的描述

1.3.4 逻辑函数的代数化简法

1.3.5 逻辑函数的卡诺图化简法

本章小结

习题

第2章 集成逻辑门

2.1 TTL逻辑门

2.1.1 晶体管的开关特性及简单的非、与非、或非结构

2.1.2 典型的TTL与非门

2.1.3 TTL与非门的技术参数

2.1.4 TTL其他门

2.2 CMOS逻辑门

2.2.1 CMOS反相器

2.2.2 CMOS逻辑门

2.2.3 CMOS逻辑门的性能指标

2.3 集成逻辑门的使用知识

2.3 CMOS门的正确使用

2.3.2 使用集成逻辑门的几个问题

本章小结

习题

第3章 组合电路设计原理

3.1 组合电路分析

3.2 组合电路设计

3.3 组合电路的冒险现象

3.4 硬件描述语言(VHDL)简介

3.4.1 VHDL程序结构

3.4.2 实体说明

3.4.3 结构体

3.4.4 子程序

3.4.5 库、程序包

本章小结

习题

第4章 组合电路设计练习

4.1 逻辑电路设计的几个问题

4.1.1 设计文件规范

4.1.2 信号有效电子和表示方法

4.1.3 电路时延

4.2 常用组合电路功能模块

4.2.1 译码器

4.2.2 编码器

4.2.3 数据选择器

4.2.4 奇偶产生器/校验器

4.2.5 数值比较器

4.2.6 加法器和ALU

4.3 组合PLD

4.3.1 SPLD的基本结构和表示方法

4.3.2 传统组合SPLD

4.3.3 用组合SPLD进行电路设计

本章小结

习题

第5章 组合电路设计实例

5.1 用MSI器件进行组合电路设计

5.2 用VHDL进行组合电路设计

本章小结

习题

第6章 时序电路设计原理

6.1 触发器

6.1.1 基本RS触发器

6.1.2 时钟触发器

6.1.3 主从触发器

6.1.4 边沿触发器

6.1.5 集成触发器使用中的几个问题

6.2 VHDL时序电路设计特性

6.2.1 时钟信号的VHDL描述方法

6.2.2 复位信号的VHDL描述方法

6.2.3 触发器的VHDL设计

6.3 时序电路分析

6.3.1 时序电路概述

6.3.2 同步时序电路分析

6.3.3 异步时序电路分析

6.4 同步时序电路设计

6.4.1 同步时序电路设计方法

6.4.2 同步时序电路设计举例

本章小结

习题

第7章 时序电路设计练习

7.1 常用时序电路功能模块

7.1.1 计数器

7.1.2 寄存器和移位寄存器

7.2 序列信号发生器

7.2.1 移存型序列信号发生器

7.2.2 计数型序列信号发生器

7.3 时序PLD

7.3.1 传统时序SPLD

7.3.2 用时序SPLD进行电路设计

本章小结

习题

第8章 时序电路设计实例

8.1 用MSI器件进行时序电路设计

8.2 用vHDL进行时序电路设计

本章小结

习题

第9章 存储器、CPLD和FPGA

9.1 只读存储器(ROM)

9.1.1 存储器的主要指标

9.1.2 固定ROM

9.1.3 可编程ROM(PROM)

9.1.4 可擦除可编程ROM(EPROM)

9.1.5 电可擦除可编程ROM(E2PROM)

9.1.6 快闪只读存储器(U盘)

9.1.7 ROM的应用

9.2 随机存取存储器(RAM)

9.2.1 RAM的结构

9.2.2 RAM的存储单元

9.2.3 RAM的应用

9.3 双端口随机存储器(DPRAM)

9.4 复杂可编程逻辑器件(CPLD)

9.4.1 CPLD产品概述

9.4.2 IspLSI1032器件

9.4.3 XC9500CPLD

9.4.4 IsoLSI1032应用举例

9.5 现场可编程门阵列(FPGA)

9.5.1 FLEXl0K系列器件电路结构

9.5.2 FLEXl0K系列器件内部各部分作用

9.5.3 数据配置与下载

本章小结

习题

第10章 数模与模数转换器及脉冲单元电路

10.1 数模与模数转换器概迷

10.2 数模转换器(DAC)

10.2.1 权电阻网络DAC

10.2.2 倒T形电阻网络DAC

10.2.3 DAC的主要技术指标

10.2.4 集成DAC及其应用

10.3 模数转换器(ADC)

10.3.1 模数转换基本原理

10.3.2 并行比较型ADC

10.3.3 逐次逼近型ADC

10.3.4 双积分型ADC

10.3.5 ADC的主要技术指标

10.3.6 集成ADC及其应用

10.4 脉冲单元电路

10.4.1 概述

10.4.2 施密特触发器

10.4.3 单稳态触发器

10.4.4 多谐振荡器

10.4.5 555定时器及其应用

本章小结

习题

附录一常用逻辑单元图形符号对照表

附录二本书中的文字符号和图形符号及其说明

附录三汉英名词、缩写词对照表

参考文献

丛书名: 高等学校教材

平装: 418页

正文语种: 简体中文

ISBN: 7040191466

条形码: 9787040191462

产品尺寸及重量: 22.7 x 17.1 x 1.5 cm ; 522 g

ASIN: B00114JCBW

用户评分: 为此商品评分

对于刚刚进入高速数字电路设计领域的工程技术人员而言，高速数字电路设计所涉及的信号完整性(SI)、电源完整性(PI)、电磁完整性(EMI)的内容和问题实在太多，需要面对复杂的理论推导、建模和仿真分析，以及名目繁多的高速现象，大量的、甚至矛盾的经验法则和设计原则。

本书是为从事高速数字电路设计的工程技术人员编写的一本介绍高速数字电路设计基本知识、设计要求与方法的参考书。本书没有大量的理论介绍、公式推导和仿真分析，而是从工程设计要求出发，通过介绍大量的设计实例，图文并茂地来说明高速数字电路设计中的一些技巧与方法,以及应该注意的问题，具有很好的工程性和实用性。

本书共分10章。第1章电阻元件，介绍了电阻元件的基本特性，以及高速数字电路中的电阻器的阻抗频率特性，单位长度、互连线、方块电阻的特性。

第2章电容元件，介绍了电容元件的基本特性，电容器的阻抗频率特性和衰减频率特性，电容器的ESR和ESL特性，片状电容器的使用与PCB设计，低ESL电容器的结构和阻抗频率特性，片状三端子电容器的频率特性与PCB设计，X2Y?电容器特性与PCB设计，可藏于PCB基板内的电容器，PCB的平行板、导线、过孔电容和互容，埋入式电容特性与应用，以及IC的封装电容。

第3章电感元件，介绍了电感元件的基本特性，电感器的阻抗频率特性和Q值频率特性，电感器的电感值DC(直流)电流特性，电感器的选择，互感，局部电感，回路电感，PCB的导线、过孔电感和互感，IC封装的电感，电感引起的"地弹"与控制，以及LC串联/并联电路的阻抗特性。

第4章铁氧体元件，介绍了铁氧体和铁氧体磁珠的基本特性，信号线用、电源线用片式铁氧体磁珠特性、选择与应用，EMC(电磁兼容)用铁氧体类型和阻抗频率特性。

第5章高速数字电路的PDN设计，介绍了PDN与SI、PI和EMI的关系，PDN的拓扑结构，VRM与高速数字系统的供电要求，去耦电容器，PCB电源/地平面的功能和设计的一般原则，多层电源/地平面的设计，电源/地平面的主要缺点和负作用，封装电源/地平面和芯片电源分配网络，目标阻抗的定义，基于目标阻抗的PDN设计，利用目标阻抗计算去耦电容器的电容量，基于功率传输的PDN设计方法，以及利用电源驱动的负载计算电容量方法。

第6章高速数字电路的去耦电路设计，介绍了高速数字电路去耦电路的结构与特性，去耦电路的插入损耗测量，电容器、电感器和铁氧体磁珠的插入损耗特性，影响电容器噪声抑制效果的因素，LC滤波器(去耦电路)，使用去耦电容抑制电源电压波动的方法，使用去耦电容降低IC的电源阻抗方法，PDN中的去耦电容和去耦电容器的容量计算。

第7章FPGA的PDN设计，介绍了FPGA的PDN模型，FPGA PDN对去耦电容器的要求，PCB 电流通路电感，PCB 叠层和层序， VirtexTM-5 FPGA的PDN设计例，FPGA PDN设计和验证，以及仿真工具。

第8章高速数字电路的信号完整性，介绍了模拟信号与数字信号特性，信号的时域与频域的相关概念，脉冲(数字)信号的参数，上升时间与带宽(频宽)的关系，电路的全波、离散、集总电性等效模型，传输线的定义，PCB传输线结构与特性，反射的产生，传输线的反射，反弹图，反射现象的改善方法，电容耦合产生的串扰(容性串扰)，电感耦合产生的串扰(感性串扰)，减小PCB上串扰的一些措施，SSN(同时开关噪声)成因以及降低SSN的一些措施，抖动和噪声对信号的影响，产生抖动和噪声的根源，时钟抖动的基本特性时钟的相位抖动、周期抖动和周期间抖动，时钟抖动对同步系统和异步系统的影响，时钟电路的PCB设计，眼图的构成、参数和特性以及应用。

第9章高速数字电路的EMI抑制，介绍了抑制EMI噪声(降噪)的基本原理，高速数字电路的差模辐射模型与控制，高速数字电路的共模辐射模型与控制，数字电路板中的IC电源线、PCB布局、电缆的辐射噪声与控制，数字系统中的LCD面板、DC电源线、机箱、总线、GND、USB线、外部插卡、DC电源输入端、接口电缆端口、LVDS电缆连接部分、时钟线的辐射噪声与控制，AC电源线上的差模噪声与共模噪声，AC电源线降噪处理用的共模扼流线圈和混合扼流线圈特性与应用，开关电源的AC电源线降噪处理措施。

第10章高速信令标准，介绍了高速信令标准GTL系列标准、LVDS标准、HSTL标准、SSTL标准、ECL标准、CML标准的规范要求与特性，以及LVDS PCB布线的一般原则，不同高速信令标准之间的DC耦合，不同高速信令标准之间的AC耦合。

书 名: Xilinx FPGA数字电路设计

出版时间: 2012年1月1日

开本: 16开

定价: 85.00元