备案信息

备案号：0081-1996 2100433B

检查集成电路物理版图是否满足设计规则的过程。设计规则是为了给合格芯片的生产留出裕量而规定的一系列有关几何图形和连接性的限制。

第一条　为了规范财政检查工作底稿的填制，根据《财政检查工作规则》，制定本具体规则。

第二条　本具体规则所称财政检查工作底稿，是指财政检查人员在检查中所形成的与检查事项有关的工作记录。

第三条　财政检查工作底稿由检查人员根据检查内容，逐项逐事编制形成，做到一项一稿或一事一稿。

第四条　财政检查工作底稿主要记录以下内容：

（一）检查项目工作底稿的编号；

（二）检查项目的名称；

（三）被检查单位违法违规事项发生的日期、凭证号、原会计分录、金额和文件号等；

（四）被检查单位违法违规事项主要内容的摘录；

（五）附件的主要内容及张数；

（六）被检查单位相关人员签名；

（七）检查组制单人签名及填制日期；

（八）检查组复核人签名及复核日期；

（九）其他应说明的事项。

第五条　财政检查工作底稿的附件主要包括下列检查证明材料：

（一）与被检查事项有关的账簿、报表、凭证等资料的复印件；

（二）与被检查事项有关的文件、合同、协议、会议记录、往来函件等资料的原件、复制件或摘录件；

（三）注册会计师签名提供的有关审计报告等资料；

（四）其他有关资料。

第六条　填制财政检查工作底稿应当做到内容完整、重点突出，真实地摘录反映被检查单位财政、财务收支的有关事项。财政检查工作底稿不得被擅自删改或修改。

第七条　填制财政检查工作底稿应当做到条理清楚，用词准确，字迹清楚，格式规范；检查工作底稿中载明的事项、时间、地点、当事人、数据、计量、计算方法等，必须准确、前后一致；相关的证明资料要整齐完整，不相互矛盾。

第八条　相关的财政检查工作底稿之间的数据有勾稽关系的，相互引用时应当注明底稿编号。

第九条　财政检查工作底稿所附的相关证明材料应当经被检查单位或其他提供证明资料者的签证认定。如果有特殊情况无法签证认定的，检查组要作出书面说明。

第十条　财政检查工作底稿应当由检查组组长或复核人员进行复核并签名。

第十一条　必要时，检查人员可根据复核情况对财政检查工作底稿予以补充、修改，或作出书面说明。

第十二条　财政检查工作底稿未经财政检查机关负责人批准，不得对外提供。

第十三条　财政检查工作底稿必须认真分类整理，纳入财政检查报告归档管理。

第十四条　本具体规则由财政部负责解释。

第十五条　本具体规则自发布之日起施行。

电路规则检查属于集成电路设计物理验证的一部分。其主要目的是验证版图与电路原理图的电路结构是否一致。 电路设计者完成电路设计和仿真后交由版图设计者完成掩模工作。 确保所画版图与设计电路完全一致就是 LVS 工具要做的工作。LVS检查的内容可以槪括为两点：①所有信号的电气连接关系是否一致；②器件类型尺寸是否一致。LVS 文件一般由晶圆代工厂提供 。

LVS 不是一个简单地将版图与电路原理图进行比较的过程，它需要分两步完成。第—步“抽取”，第二步“比较”。 首先根据 LVS 提取规则，EDA 工具从版图中抽取出版图所确定的网表文件; 然后将抽取出的网表文件与电路网表文件进行比较。需要说明的是:抽取的网表为晶体管级的 SPICE网表，而电路网表为门级的Verilog网表，该门级网表需要结合SPICE模型/CDL模型转化为SPICE网表，才能与抽取的网表进行逻辑等效性比对。如果两个网表的电路连接关系和器件完全一致则通过 LVS 检査。反之，说明版图存在与电路不一致的地方，需要进行检査并加以处理或修改更正 。

图1 版图与原理一致性检查

实现“抽取”的主要步骤是网表提取，它可以实现从版图提取网表，包含连接关系提取和器件提取两大模块。连接关系提取模块的主要功能是标识线网和为线网命名。标识线网是指把金属、通孔、多晶等半导体划分为不同的连通集合，从而生成不同的线网。器件提取模块的主要功能是识别器件、计算器件属性和输出网表 。

实现“比较“的步骤是网表比较，它包括网表预处理、版图和原理图网表比较。网表预处理的主要工作是串并联结构约简，虚拟器件过滤，门电路识别等。在版图设计中，宽长较大的 MOS 管通常会采用版图折叠的方法将其等效于多个晶体管的并联，所以为避免在检査器件数目和尺寸时发生错误，需要把版图中折叠的、并联或串联的器件合并成一个再进行比较。而门电路结构可以作为一个整体对待，以此减少需要处理的节点数量 。

完成网表预处理后，则可以开始进行网表比较。网表比较本质上是图同构问题，图同构问题是一个NP完全问题。图同构比较的是拓扑结构，不受节点的物理位置、距离、大小影响。若版图网表和原理图网表同构，则版图上的每一个节点都唯一对应原理图上的一个节点 。

图2 版图和原理图比较示意图2100433B