造价通

反馈
取消

热门搜词

造价通

取消 发送 反馈意见

万兆交换机ASIC与FPGA

2018/06/19102 作者:佚名
导读: 同时, ASIC提供的是在转发数据时利用专用芯片而不是由CPU来处理。ASIC的衡量标准就是尽可能在芯片级上处理所有的流量转发,但是问题在于 ASIC一旦设计之后交换机就不能进行修改。所以我们会选择处理尽可能多的数据转发设计产品,我们会考虑到 IPv4 的数据包交换和路由、IP组播的数据包,是否能够实现芯片级的数据分流和服务质量保证(QoS),是否能够实现芯片级的数据限速,数据限速是否可以实

同时, ASIC提供的是在转发数据时利用专用芯片而不是由CPU来处理。ASIC的衡量标准就是尽可能在芯片级上处理所有的流量转发,但是问题在于 ASIC一旦设计之后交换机就不能进行修改。所以我们会选择处理尽可能多的数据转发设计产品,我们会考虑到 IPv4 的数据包交换和路由、IP组播的数据包,是否能够实现芯片级的数据分流和服务质量保证(QoS),是否能够实现芯片级的数据限速,数据限速是否可以实现多种方式以及采用信用制而非门票制的方式,是否可以实现策略路由,是否可以实现访问列表控制(ACL),是否可以实现新一代 IPv6 的交换和路由,甚至是否可以芯片级采集数据流量等一系列问题。优秀的ASIC设计体现了交换机设计的最高技术。

但是,有了分布式的交换体系和优异的ASIC技术还远远不够,由于ASIC 的技术一旦实现则不能更改,那么新的技术标准、新的应用模式将完全利用 CPU来处理,而这样往往给用户带来性能上的损失和业务上的痛苦。解决的办法可以是购买新一代ASIC设计的模块,但是硬件升级可能带来的是昂贵的追加投资。最新的万兆交换机会利用现场可编程门阵列芯片(FPGA)来解决这一缺陷,将新的标准通过软件升级由硬件处理,提供了用户投资的最好保护。

*文章为作者独立观点,不代表造价通立场,除来源是“造价通”外。
关注微信公众号造价通(zjtcn_Largedata),获取建设行业第一手资讯

热门推荐

相关阅读