在正常情况下，这些PN结都是反偏的，电流只能受控向一个设计方向流动，反向则处于高阻状态。在特殊情况下如:输出端有较大电压过冲、输入端存在过高ESD 电压以及器件通电前有低内阻信号加在输入端上等，换句话说，耦合至器件IO的ESD、浪涌电压或噪声尖峰所产生的任何过高的电压瞬变，都有可能使带电粒子越过PN结势垒，从而触发这个寄生可控硅--这是一种物理上的单粒子效应，或者因加在寄生可控硅两端过高的电压瞬变dv/dt值也会导致寄生可控硅的触发(这也是触发可控硅导通的一种方法)。而触发一旦发生会导致一个再生过程而引起电荷注入，从而使寄生可控硅的导通维持下去，其较低的内阻会导致很大的内部短路电流，轻则锁死电路使器件无法工作，重则摧毁器件甚至供电回路等，这种现象就是所谓的闩扣现象。

闩扣现象一旦发生，撤除的办法只能是降低寄生可控硅的导通电流使其脱离自维持导通状态如采取断电等措施，对系统的影响重大。所以，良好的电路设计包括采取有效的ESD抑制手段等是电路可靠性保障中的重要一环。