图1是现有技术（截至2012年9月）的等离子体处理装置的结构示意图；
图2是根据《等离子体处理装置及调节基片边缘区域制程速率的方法》一个具体实施例的等离子体处理装置的结构示意图；
图3是根据《等离子体处理装置及调节基片边缘区域制程速率的方法》另一具体实施例的等离子体处理装置的结构示意图；
图4是根据《等离子体处理装置及调节基片边缘区域制程速率的方法》又一具体实施例的等离子体处理装置的结构示意图；
图5是根据《等离子体处理装置及调节基片边缘区域制程速率的方法》还一具体实施例的等离子体处理装置的结构示意图；
图6是根据《等离子体处理装置及调节基片边缘区域制程速率的方法》一个具体实施例的第一射频电源和第二射频电源的相位示意图。
|
|
|
|
|
|
|
|
