第一单元分立元件放大电路实验

1.1放大器的设计考虑

运放是运算放大器的简称。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”，此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。现今运放的种类繁多，广泛应用于几乎所有的行业当中。

1.1.1放大器静态工作点的选择原则

1.1.2偏置电路的形式及其静态工作点

1.1.3放大器电压放大倍数

1.1.4频率响应特性

1.2放大器的调整与测试

1.2.1测试前的电路检查

1.2.2静态工作点的测试和调整

1.2.3最大动态范围Vopp的测试

1.2.4放大器输入电阻Ri的测试

1.2.5放大倍数的测试

1.2.7放大器幅频特性的测试

1.3放大器中的寄生反馈

1.3.1通过直流电源内阻的寄生反馈

1.3.2通过地线产生的寄生反馈

1.3.3通过分布电容的寄生反馈

1.3.4放大器中的干扰

1.4阻容耦合晶体管放大器的设计

1.4.1放大器设计指标

1.4.2放大器的设计步骤

1.5实验题目

实验1－1示波器的使用

实验1-2晶体管放大器

第二单元运算放大器及其应用

2.1运放的安装

2.2运放的保护、调零和频率补偿

2.2.1保护

2.2.2调零

2.2.3频率补偿与消除自激

2.3等级电路的调试

2.4实验题目

实验2－1测量放大器

实验2－2晶体管输出特性曲线测试电路

附录

附录2－1运放应用电路

附录2－2RC有源滤波器的设计

第三单元模拟乘法器与LC振荡器

3.1模拟乘法器的原理

3.2集成模拟乘法器的电路结构

3.3乘法器的应用

3.4实验题目

实验3－1调幅与检波

实验3－2LC正弦波振荡器

第四单元反馈控制电路

4.1锁相环路基本原理

4.1.l锁相环的组成

4.1.2环路方程

4.1.3锁相环路的主要特性

4.2集成模拟锁相环电路

4.2.1鉴相器PD

4.2.2环路滤波器

4.2.3压控振荡器VCO

4.3模拟集成锁相环的应用

4.3.1FM调制

4.3.2FM解调

4.4锁相环同步范围与捕捉范围的测试万法

4.4.1同步范围的测试

4.4.2捕捉范围的测试

4.5实验题目

实验FM调制与解调实验

附录宽带AGC放大器实验

第五单元数字电路的FPGA实现

5.1FPGA的结构和工作原理

5.1.1CLB

5.1.2IOB

5.1.3内部振荡器

5.1.4连线

5.1.5缓冲器

5.1.6配置

5.2FPGA系统设计方法

5.2.1软硬件环境

5.2.2FPGA设计步骤及方法

5.3FPGA数字电路实验板

5.3.1FPGA实验板设计

5.3.2使用说明

5.4XC4000库

5.5实验题目

实验5－1电梯楼层显示控制器的FPGA设计

实验5－2计数型控制器的FPGA设计

实验5－3出租车候时计价系统的FPGA设计

实验5－4三位数字频率计的FPGA设计

实验5－5八位ADC系统的FPGA设计

实验5－6三位数字电压表的FPGA设计

实验5－7时钟的FPGA设计

实验5－8音乐的FPGA设计

实验5－9交通灯的FPGA设计

实验5－10点阵的FPGA设计

实验5－11简易采样示波器

实验5－12电位型异步电路设计

第六单元脉冲电路及其应用

6.1晶体营的开关特性

6.1.1晶体H极管的开关特性

6.1.2晶体三极管的开关特性

6.1.3加速电容的作用

6.2集成门电路组成的脉冲单元电路

6.2.1自激多谐振荡器

6.2.2单稳态触发器

6.3施密特电路和555定的器

6.3.1施密特电路

6.3.2555定时器

6.4实验题目

实验低频脉冲信号发生器电路设计

第七单元小型数字系统及综合实验

7.1小型数字系统设计概述

7.1.1小型数字系统的组成

7.1.2系统的设计步骤

7.1.3系统设计中应予考虑的几个问题

7.1.4设计举例

7.2小型数字系统控制器设计

7.2.1概述

7.2.2设计举例

7.3用中规模集成器件设计数字系统

7.4实验题目

实验7－1计数型控制器设计

实验7－2智力竞赛抢答计时系统设计

实验7-3三位数字频率计系统设计

实验7－4六位ADC系统设计

实验7－5六位频率计系统设计

实验7－6直流数字电压表

实验7－7D类功放

实验7-8射频识别系统

参考文献