示波器的前置和后置计数器计数总深度设计为32K，前置计数器为15bit，后置计数器为15bit。两个计数器的输入控制信号有采集开始信号、系统触发信号、计数时钟、计数数据、系统复位和数据加载等信号。如图1所示。
在数据所存控制信号gate有效时数据装入数据锁存器中并锁存。当采集启动信号acqstar到来时，控制逻辑电路产生数据加载信号sload，将锁存器的数据装入超前/滞后电路中前后置计数器中，并产生采集使能信号，启动前置计数器开始计数前置计数器计数满后，关闭前置计数器，产生触发使能信号，放开触发电路产生的系统触发信号systri，启动后置计数器开始工作。当后置计数器计数满数据时，产生采集结束信号，关闭采集使能信号。如图2。
