根据前面所述的功能和时序，知道超前/滞后电路中前置计数器和后置计数器不是同时工作的，而是当前置计数器计数时，后置计数器不工作;当后置计数器计数时，前置计数器不工作，因此理论上就可以用一个计数器实现触发点前后采样点的计数。我们模拟图2中的超前/滞后电路信号时序示意图进行设计其相应的控制逻辑电路，见图3所示。为了更好地理解电路的工作原理，下面结合信号具体进行阐述。
电路中用两个锁存器(LATCH1, LATCH2)锁存经CP U解读来自示波器按键的控制信号后的数据，为计数器加载提供各种控制信号和数据。两个锁存器分别设计为16位，其中LATCH 1锁存触发点前的样点数，并给前置计数器设定初始值，LATCH2锁存触发点后的样点数，并给后置计数器设定初始值。锁存器的数据所存控制信号gate控制锁存，并为计数器置位。
用一个计数器实现触发点前后的采集样点数的计数，既用于设置采集触发前的样点数，又用于设置触发信号到来后的采集样点数。计数器的设计是本电路设计的重点和难点，我们将计数器设计为同步计数器，并带有同步加载、异步置位、计数使能端，且均为高电平有效。由于其长度直接影响采集深度，我们根据厂方要求设计为32k。计数器的工作具体包括以下两个环节:
A:当系统复位后，第一次接到启动采集信号acqstar后，首先产生前置计数器加载信号，将LATCHI的初值装入计数器，并且第一次启动计数器工作。当计数器计满后输出前置计数器计数结束信号preq，且preq电平为“1"，放开系统触发信号systn。
B:当系统触发信号到来时，产生后置计数器加载信号prosload信号，进而产生sload2信号，将LATCH2的锁存值装入计数器，并第二次启动计数器工作。当计数器计满后，电路中的2位计数器输出acqend0和采集结束信号(acqendl), acqendl从0变为“1”时，表示触发点后的采样点已经采满，关闭计数器的计数使能信号，停止计数器计数。
A环节和B环节的采集为一个完整的采集周期，A环节由采集启动信号acqstar启动;B环节在A环节结束后自动启动。从仿真时序可以看出:sloadl为A环节的同步加载信号，prosload为B环节的同步加载信号。当B环节完成后，电路进入等待状态，等待采集启动信号acqstart到来。当采集启动信号acqstar到来后，电路又进入A环节工作状态。这样周而复始地循环。当 sloadl , sload2都为"1”时，计数器处于A环节，当sloadl为“0" , sload2为“1”时，计数器处于B环节。
以上两个环节分别完成了设定的触发点前和触发点后的采集样点数，A环节完成设定的触发点前的采集样点数;B环节完成设定的触发点后的采集样点数。
电路设计保证了计数器一旦启动，且在计数期间(在完成设定的触发点前和触发点后的采集样点数之内)，采集启动信号acqstar与否都不能影响计数器的工作。只有当计数器工作结束后(处于B环节)，也就是当计数器完成了触发点后的设定采集样点数后，才能响应采集启动信号acqstar这样保证每次都能完成设置的采集存储深度。我们可以从仿真时序图中观察设计的结果。
电路设计的另一个信号是计数器计数使能信号preen，这是一个难点和重点。
