DDS有如下优点：

⑴ 频率分辨率高，输出频点多，可达N个频点（N为相位累加器位数）；

⑵频率切换速度快，可达us量级；

⑶ 频率切换时相位连续；

⑷ 可以输出宽带正交信号；

⑸ 输出相位噪声低，对参考频率源的相位噪声有改善作用；

⑹可以产生任意波形；

⑺ 全数字化实现，便于集成，体积小，重量轻，因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般功能到集成有D/A转换器和正交调制器。

PLL：Phase Locked Logic 相同步逻辑

锁相环的用途是在收、发通信双方建立载波同步或位同步。因为它的工作过程是一个自动频率（相位）调整的闭合环路，所以叫环。锁相环分模拟锁相环和数字锁相环两种。