（1）高速BiCMOS器件制作技术

1）以CMOS为基础的BiCMOS工艺

BiCMOS技术是将单、双极两种工艺合适地融合在一起的技术，但这绝不是简单、机械地掺和在一起，很多工艺可以一块儿或设法结合在一起做。BiCMOS工艺主要有两种：一是以CMOS为基础的BiCMOS工艺，这种工艺对保证CMOS器件的性能较为有利；二是以双极工艺为基础的BiCMOS工艺，这种工艺比较张扬BJT器件的性能。图1是以CMOS为基础的0.8μm BiCMOS器件的纵向剖面图。

BiCMOS－C型是只使用少数双极性晶体管来驱动长线一输出缓存器，而BiCMOS－E型则主要是以ECL技术为主，用CMOS晶体管做为大型存储部件。这两种类型的BiCMOS由于需要将双极性晶

双极-CMOS集成电路(BiCMOS)体管和MOSFET（金属氧化半导体场效应晶体管）集成于同一芯片，生产工艺复杂，比制造同种复杂程序的CMOS器件花费要高，它的成功与否将取决于CMOS、GaAs在其各自应用领域取得成功的程度。BiCMOS－E性能不及GaAs与纯ECL技术，因此在高档应用场合性能不能与GaAs与纯ECL相抗衡。另一方面，BiCMOS的价格又不如CMOS便宜，因此，BiCMOS－C必须争取在价格上接近于CMOS，而在性能上又要能赶上GaAs技术。

由图1可见，以外延双阱CMOS工艺为基础，在N阱内增加了N 埋层和集电极接触深N 注入（图中左边BJT），以减少BJT器件的集电极串联电阻阻值，降低饱和管压降；用P 区（或N 区）注入制作基区；发射区采取多晶硅掺杂形式，与MOS器件的栅区掺杂形式一致，制作多晶硅BJT器件。因此这种高速BiCMOS制造工艺原则上不需要增加其它的重要工序。

2）以双极工艺为基础的BiCMOS工艺

在国外，先进的双极工艺一旦被开发出来，就被用于BiCMOS工艺。以双极工艺为基础的BiCMOS工艺即为一例，这种工艺的BiCMOS既顾全了CMOS器件，使其与纯CMOS工艺中的器件相比性能毫不逊色；同时又兼顾了BJT器件，使其与新的纯双极工艺中的器件不相上下。

这种工艺是在双阱CMOS工艺中加上精心设计的4张版图来制作BJT器件的。该BiCMOS工艺中BJT器件的外基区和PMOS管的源、漏区同时形成，BJT器件的发射区可与NMOS管的源、漏区同时形成。所制作的BiCMOS器件纵向剖面图如图2所示。

双极-CMOS集成电路(BiCMOS)

（2）高速BiCMOS电路制作工艺和微细加工技术的特殊考虑

1）双阱结构中的阱结构尺寸及其埋层

对BiCMOS电路来说，需要仔细研究CMOS阱和BJT器件的集电极的工艺要求。一个主要的工艺设计折衷方案涉及到外延层和阱的轮廓特性。对于BJT器件，一方面集电极-发射极之间的反向击穿电压U（BR）CEO、集电极电阻和电容，以及生产工艺的可控制性决定了外延层的最低厚度；另一方面，如果外延层太厚，特征频率fT就会下降而集电极电阻RC值就会增大。对于MOS器件，在制作PMOS器件时使用N 埋层就要求外延层必须足够厚，以避免过大的结电容和PMOS器件的背偏置体效应（back-bias body effect）。

双阱结构中的N阱不仅影响PMOS器件，而且也可作为NPN型BJT器件的集电极。因此，除了应充分保证CMOS器件的性能以外，N阱掺杂既要足够重以防止Kirk效应（Kirk effect），同时又应足够轻，以增高BJT器件的U（BR）CEO。

2）外延层与自掺杂

在两种类型的埋层上生成轻掺杂的薄外延层，对外延沉积工艺来说是一种挑战。必须使在垂直和水平方向的两种类型杂质的自掺杂尽量地小，以避免在阱中需要过量的反掺杂。

3）利用杂质离子注入降低MOS器件阈值电压

在PMOS器件的沟道区通过硼离子注入调节，降低其阈值电压；制作NMOS器件沟道区时注入磷离子，不仅可使NMOS器件的阈值电压分散性大为减小，而且还可减小N阱同P型衬垫的掺杂浓度比值。这一技术意味着N阱区掺杂浓度可以降低，因而NMOS器件的阈值电压大为减小，结果使通信用BiCMOS电路可在低电源电压（3.3V）下工作。

4）用硅栅自对准工艺减小交叠电容

制作MOS器件时采用硅栅自对准（在栅下源、漏区极少扩展）工艺，使栅-源和栅-漏扩散区的重叠大大减小，栅-源及栅-漏交叠电容相应地大为减小。这样做有利于硅栅双阱BiCMOS电路的工作速度得以提高。此外，硅栅自对准工艺也可明显减小设计同样沟长的MOS器件所需要的版图尺寸，因而芯片的集成度得到了提高（大约提高30%）。

5）用高电阻率P型硅衬垫来提高工作速度

BiCMOS器件应采用高电阻率P型硅衬垫，这样既与CMOS、射极耦合逻辑电路（ECL）和砷化硅（GaAs）工艺有良好的兼容性，又降低了NMOS器件的结电容，有利于提高通信和信息处理用BiCMOS电路的速度。