大规模MIMO是5G移动通信的核心技术。由于使用了大规模天线阵列进行复杂时空信号处理和传输，大规模MIMO通信对硬件系统的计算能力提出了苛刻的要求。本课题研究面向5G通信大规模MIMO信号处理中的计算密集型算法，提出了一种粗粒度可重构硬件加速方法，研究了面向计算密集型算法的粗粒度可重构处理器硬件架构、高灵活性片上可重构存储架构、低功耗可重构处理器片上任务调度和负载均衡方法等关键技术。研究通过对大规模MIMO信号处理中的典型算法和算子，包括如信号检测算法、信道估计算法、SVD算子、FIR滤波算子的并行化方法的研究，提出了一套完整的可重构硬件电路架构和对应的算法映射方法，研究最终在基于FPGA的芯片验证平台上进行了可重构处理器的电路级实现和验证，并对比了基于通用CPU的软件实现实现方法加速增益，实验结果显示，研究所提出的可重构硬件加速器可实现4~8倍的算法加速比、5~6倍以上的能量效率提升。本研究的相关研究成果特别适合于自主知识产权的可重构处理器设计和处理器优化、5G移动通信芯片设计等领域。