第1章 引言1

1.1 ESD软件工具Prism中的模拟及数字部分的内容1

1.2 重要的定义3

1.2.1 ESD保护网络3

1.2.2 ESD箝位4

1.2.3 最大限制的绝对值及脉冲SOA5

1.2.4 ESD脉冲技术指标6

1.2.5 击穿及不稳定性6

引言的DECIMMTM仿真例子10

第2章 击穿及注入情形下半导体结构中的电导调制11

2.1 重要的定义及限制11

2.1.1 基本的半导体结构11

2.1.2 电导调制及负微分电阻12

2.1.3 空间电流的不稳定性、丝状电流形成及抑制13

2.1.4 快返回工作14

2.1.5 本章内容的方法要点16

2.2 反向偏置p-n结的雪崩击穿16

2.2.1 雪崩击穿现象的解析描述17

2.2.2 p -p-n 结构中雪崩击穿的数值分析19

2.3 p-i-n结构中的双雪崩注入22

2.3.1 效应的解析描述22

2.3.2 p-i-n二极管结构的解析描述22

2.4 Si n -n-n 二极管结构中的雪崩注入24

2.4.1 解析方法25

2.4.2 仿真分析26

2.5 n-p-n二极管结构中电导调制的不稳定性27

2.5.1 浮置基区中的电导调制：二极管工作模式27

2.6 三极管n-p-n结构中的电导调制29

2.6.1 基极接地UEB=0（BVCES）时的击穿29

2.6.2 发射极浮置IE=0时的情形30

2.6.3 共发射极电路IB<0时的雪崩注入30

2.6.4 共发射极电路正偏基极电流IB>0时的雪崩注入35

2.6.5 共基极电路中的雪崩注入37

2.7 PNP结构中的雪崩注入38

2.8 Si p-n-p-n结构中的双注入40

2.8.1 等效电路40

2.8.2 p-n-p-n结构中的电导调制仿真41

2.9 有负微分电阻的半导体结构中空间电流的不稳定性现象43

2.9.1 雪崩注入时丝状电流的形成45

2.9.2 双雪崩注入电导调制中的丝状电流效应48

2.9.3 双注入情形中的电流丝效应48

2.10 小结49

第2章的DECIMMTM仿真例子50

第3章 集成电路工艺技术的标准器件及ESD器件51

3.1 集成电路工艺技术的ESD细节考虑51

3.1.1 具有扩展电压元件的典型DGO CMOS工艺51

3.1.2 BCD及BiCMOS集成工艺流程的ESD细节考虑62

3.2 ESD脉冲状态的安全工作区65

3.2.1 保持可靠性的SOA及电流不稳定性范围66

3.2.2 ESD状态的脉冲SOA67

3.2.3 BCD工艺中典型器件的ESD SOA69

3.2.4 ESD器件的不稳定性范围及SOA72

3.2.5 ESD器件的物理限制、空间热逸散74

3.3 CMOS工艺中的低压ESD器件77

3.3.1 快返回NMOS77

3.3.2 FOX(TFO)ESD器件80

3.3.3 LVTSCR和FOXSCR82

3.3.4 低压雪崩二极管83

3.4 BJT工艺中的ESD器件86

3.4.1 集成NPN BJT器件86

3.4.2 双极SCR87

3.5 BCD及扩展电压CMOS工艺中的高压ESD器件89

3.5.1 LDMOS-SCR及DeMOS-SCR器件89

3.5.2 横向PNP BJT器件91

3.5.3 高压雪崩二极管95

3.6 双向器件96

3.6.1 CMOS工艺中双向器件结构96

3.6.2 高压双向器件99

3.6.3 基于Si-Ge NPN BJT结构的双向ESD器件100

3.7 ESD二极管及无源元件 104

3.7.1 正向偏置ESD二极管104

3.7.2 无源元件106

3.8 小结111

第3章的DECIMMTM仿真例子111

第4章 ESD箝位117

4.1 有源NMOS箝位119

4.2 具有内部阻挡结参考或dV/dt导通的低压箝位121

4.2.1 快返回NMOS箝位121

4.2.2 瞬态触发PMOS箝位126

4.2.3 10V FOX快返回器件126

4.2.4 LVTSCR及FOX-SCR箝位128

4.2.5 高保持电压的LVTSCR箝位130

4.2.6 SCR箝位中的触发特性控制132

4.3 ESD箝位中的电压和电流参考137

4.3.1 BiCMOS工艺中的低压箝位138

4.3.2 具有电压参考的NPN箝位140

4.4 高压ESD器件142

4.4.1 具有内部阻挡结参考的20V NPN142

4.4.2 具有外部横向雪崩二极管参考的NPN箝位143

4.4.3 基于SCR的高压箝位143

4.4.4 横向LPNP箝位144

4.4.5 混合器件-电路双模式方法144

4.5 自保护概念148

4.5.1 器件级自保护148

4.5.2 阵列级自保护149

4.6 超高压电路的ESD保护152

4.7 小结154

第4章的DECIMMTM仿真例子154

第5章 ESD网络设计原理163

5.1 基于轨道的ESD保护网络164

5.1.1 基于轨道和局部的ESD保护164

5.1.2 采用快返回箝位基于轨道的ESD保护166

5.1.3 采用有源箝位基于轨道的ESD保护168

5.1.4 BiCMOS工艺中有源箝位设计的细节考虑171

5.1.5 双极差分输入保护176

5.1.6 双极输出保护179

5.1.7 CMOS 输入和输出保护181

5.1.8 阵列级的考虑183

5.1.9 二级保护的概念185

5.2 基于局部箝位的ESD保护网络191

5.2.1 局部ESD保护191

5.2.2 串行数据线引脚情形研究192

5.2.3 EEPROM中擦除引脚的保护193

5.2.4 内部引脚的局部保护196

5.2.5 高速I/O引脚的局部保护198

5.3 多电压域的ESD网络200

5.3.1 多电压域200

5.3.2 具有单一有源箝位网络的多电压域保护201

5.3.3 差分输入局部双向ESD保护202

5.4 具有ESD紧密模型的ESD网络仿真203

5.4.1 用于快返回NMOS及PMOS器件的紧密模型204

5.4.2 快返回LVTSCR模型204

5.4.3 扩展电压快返回紧密模型205

5.4.4 高压漏极开路的电路分析210

5.5 小结211

第5章的DECIMMTM仿真例子211

第6章 单通道模拟电路的ESD设计219

6.1 放大器220

6.1.1 放大器的产品系列及技术指标 220

6.1.2 放大器的ESD解决方案224

6.1.3 双极输出高压音频放大器226

6.1.4 低压放大器的双极输出保护227

6.1.5 输入保护229

6.1.6 CMOS输出230

6.2 数-模转换器和模-数转换器230

6.2.1 高速DAC的功能模块231

6.3 高速接口I/O引脚234

6.3.1 接口类模拟产品234

6.3.2 集成电路电缆放电事件的测试程序235

6.3.3 满足CDE要求的接口引脚ESD保护 237

6.4 小结238

第6章的DECIMMTM仿真例子239

第7章 电源管理电路的ESD保护247

7.1 电源管理产品247

7.1.1 电源管理产品及ESD挑战247

7.1.2 集成的DC-DC转换器及控制器250

7.1.3 集成电源阵列251

7.2 低压电源电路ESD263

7.2.1 低压电源开关模块263

7.2.2 降压DC-DC转换器265

7.2.3 低压开关引脚的局部快返回保护266

7.3 集成高压调节器的ESD保护270

7.3.1 集成异步降压调节器270

7.3.2 同步调节器273

7.4 控制器280

7.4.1 异步降压-升压（SEPIC）控制器280

7.4.2 同步降压控制器283

7.5 光管理单元和LED驱动器285

7.5.1 模拟LED技术285

7.5.2 LED驱动器286

7.5.3 光管理单元287

7.6 其他例子的研究292

7.6.1 电源阵列-ESD箝位的相互作用292

7.6.2 N型外延层-N型外延层的瞬态闩锁294

7.6.3 高压引脚保护的CDM297

7.7 小结301

第7章的DECIMMTM仿真例子302

第8章 系统级和分立元件的ESD309

8.1 系统级规范和标准309

8.1.1 ESD鲁棒系统的意义309

8.1.2 系统级ESD脉冲及模型312

8.1.3 系统级事件的瞬态闩锁316

8.1.4 系统级的保护元件319

8.2 晶圆片人体金属模型测量319

8.2.1 晶圆片HMM测试仪及脉冲等效电路321

8.2.2 HMM-HBM元件的相关性322

8.3 系统级引脚的片上设计325

8.3.1 系统级保护的电路例子325

8.4 热交换及热插拔329

8.4.1 二级SCR ESD器件的概念330

8.5 系统级封装的保护334

8.6 分立元件的ESD鲁棒性335

8.6.1 高可靠性系统中的分立元件335

8.6.2 分立元件的ESD要求336

8.6.3 有缺陷器件的基本数值分析及二晶体管模型337

8.6.4 分立元件鲁棒性的实验评估340

8.7 小结344

第8章的DECIMMTM仿真例子345

参考文献348"