对提高电路复杂性起作用的几个因素：（1）更小的图形尺寸；（2）增加芯片尺寸；（3）提高设计技巧。芯片尺寸的增加和图像尺寸的缩小对增加芯片上元件数起主要作用。所以，半导体制造者的任务是要很好地理解Moore定律在制造技术上的含义并获得大量生产图形越来越小、芯片越来越大、功能越来越复杂的电路的能力。在促进集成电路向超大规模集成方向发展的进程中，可以预料这些趋势是不会停止的。

为了使制造VLSI在成本上合算，要求电路设计要合理，采用的工艺技术要先进。如果电路和工艺设计合理，电路参数设计在制造工艺容许的公差范围之内，那么缺陷的多少就成为VLSI能不能制造得出来的限制因素，集成电路这种受缺陷限制的成品率与芯片尺寸的大小关系极大。因为VLSI芯片的面积越来越大，必须将制造电路时用的设备、环境和其他条件引起的缺陷密度大大地减少才行。

图形的大小，以往一般是指硅片表面上水平方向的尺寸大小，进一步减小图形尺寸的主要注意力应放在提高光刻工艺的水平上。为了满足VLSI对图形尺寸的要求，图形的成形技术上将出现根本性的变化。因为图形尺寸进一步缩小势必要求减少薄膜的厚度，这就不得不考虑硅片在深度方向的尺寸了，这不单是为了能达到所要求的物理尺寸，而且也是为了能达到合适的电学参数。

因此，VLSI的制造技术会出现下列几方面的变化：

（1）光刻技术方面的改进；（2）更多的采用干法刻蚀工艺；（3）采用低温工艺；（4）采用更复杂的工艺过程；（5）采用更大直径的硅片；（6）采用更优良的设备和其他条件；（7）采用质量更好的材料。