第1章 电子系统集成设计概述

1.1 数字系统和vlsi

1.2 asic/soc设计与cax

1.3 asic/soc设计与制造

1.4 电子设计技术

1.5 eda设计工具

1.6 课程设计习题

第2章 ic制造与测试

2.1 ic工艺牵动设计

2.2 mos晶体管与连线

2.3 vlsi加工流程

2.4 线路、版图与掩模

2.5 ic测试与故障

2.6 课程设计习题

第3章 asic底层电路及版图设计

.3.1 cmos反相器

3.2 存储器和i/o电路

3.3 模拟asic电路

3.4 asic半定制技术

3.5 平面规划与布局布线

3.6 ic版图设计与电气规划

3.7 ic版图格式

3.8 课程设计习题

*3.9 版图设计工具tanner tools

第4章 数字电路设计技术

4.1 cmos门电路

4.2 时序与时序电路

4.3 时序逻辑设计

4.4 算术逻辑构件设计

4.5 分析、仿真与验证

4.6 设计综合与优化

4.7 edif格式

4.8 课程设计习题

*4.9 电路设计工具viewlogic

第5章 可编程器件底层设计

5.1 可编程芯片概述

5.2 xilinx fpga结构

5.3 fpga版图设计

5.4 fpga编程及嵌入设计

5.5 fpga和cpld进展述评

5.6 课程设计习题

第6章 vhdl硬件设计语言

6.1 vhdl语言设计概述

6.2 vhdl可编译源设计单元

6.3 vhdl语言基础知识

6.4 时序语句与行为描述

6.5 信号与信号赋值

6.6 并发行为性语句与数据流描述

6.7 元件层次与结构描述

6.8 vhdl设计举例

6.9 课程设计复习

*6.10 vhdl设计工具v-system

*6.11 vhdl相关标准

第7章 verilog hdl硬件设计语言

7.1 verilog hdl概要

7.2 verilog hdl基础知识

7.3 逻辑门及时延模型

7.4 数据流风格描述

7.5 行为风格描述

7.6 结构风格描述

7.7 编译仿真辅助技术

7.8 verilog hdl设计测试技术

7.9 verilog hdl与vhdl对比

7.10 课程设计习题

*7.11 ieee-1364 verilog hdl标准

第8章 asic/soc系统设计技术

8.1 时序电路与时序设计

8.2 系统与电路结构设计

8.3 处理器并行算法与结构

8.4 芯片内外互连技术

8.5 芯片低功耗设计

8.6 可测性设计与可靠性分析

8.7 asic/soc设计方法学2100433B