方案具体实现如图1所示，该电路是由FPGA实现的一种时序逻辑电路，其输入是导航接收机射频前端输出的模拟中频信号，经模/数(A/D)转换器后的数字信号，其输出是经过去直流单元、功率估计单元与功率反馈调整单元处理后的数字中频信号。功率控制阈值、初始增益系数值、直流估计累加点数N1、功率估计累加点数N2和系数调整步进M可通过DSP配置接口进行配置。信号处理流程为：A/D转换后的数字中频信号首先经过可变点数的去直流单元得到零均值的数字中频信号，此信号再经过点数可变的功率估计单元得到信号的功率估计，该功率估计值经过功率反馈调整单元得到新的增益系数值，新增益系数应用于下一时间段内的限幅调整过程，最终使数字中频信号的输出维持在稳定功率附近。整个电路为一闭环负反馈控制系统。
