超级动态电压调节(UDVS)技术在低功耗芯片设计中具有明显优势。但当电压显著降低，芯片内部传输的信号幅度变得很小，动态噪声和静态噪声引起的VB(Voltage Bump)更易导致时序的违规，给信号完整性设计带来极大的挑战。为规避信号完整性问题导致芯片性能出错，芯片必须始终工作在很高的电压下以确保正常工作，这会显著提高芯片功耗，不能充分发挥UDVS技术的低功耗优势。本项目在我们前期工作对UDVS 基本单元电路和翻转噪声研究的基础上，研究UDVS技术下的信号完整性理论，构建兼容于现有大规模集成电路设计的静态噪声二阶模型和基于耦合电容权重因子的复合电流源(CCS)动态噪声模型；同时基于衬底控制灵敏放大技术设计PVT性能良好的VB检测电路；在此基础上，在大规模UDVS 芯片中实现电路VB测试系统，以较低的电路面积和功耗实测芯片的VB，为调整芯片的电源电压和时序修复提供依据，使得芯片功耗尽可能有效降低
