本项目对斗链式电荷传输器件（BBD）的非线性以及电荷式流水线模数转换器（ADC）中数模转换器（DAC）的差模电荷误差的产生机制和变化规律进行了深入的理论分析。在此基础上，对电荷式流水线ADC中的转换误差校准方法开展了深入的研究。ADC中各子级DAC的电容失配将造成级内权电荷失配或相邻两级的权电荷比例失配，而各级的权电荷等于单元电容与基准电压之积，因此本项目通过调整基准电压来补偿电容失配。基于这一思路，本项目用一种基于二分搜索的误差校准方法来校准电容失配引起的差模电荷误差。BBD电荷传输的非线性用前馈预失真的方法来校准。两种校准电路通过DAC电压相加的形式进行合并。整个校准算法基于一个嵌入式的微处理器来执行。在本项目研究成果的基础上，项目组及协作单位设计了一款250MSPS、16位的电荷式流水线ADC芯片，并完成了流片测试，功耗仅为500mW。在BBD电荷传输单元的基础上，本项目还提出了一种利用BBD进行余量传输的流水线逐次逼近（pipelined-SAR）ADC，可以进一步提高pipelined SAR ADC的功率效率。在基金的支持下，项目组还研究了超低功耗带隙基准和低压低功耗SAR ADC，取得的成果可在物联网和植入式医疗电子等领域得到应用。 本项目的部分研究成果已经在IEEE Transactions on Very Large Scale Integration (VLSI) Systems、 IEEE Transactions on Circuits and Systems II: Express Briefs和IEEE Transactions on Very Large Scale Integration (VLSI) Systems、ASSCC、ISCAS、ESSCIRC等顶级期刊和会议上发表论文21 篇，获得国家发明专利授权3项，参与著作一本。通过本项目的研究，先后培养了硕士毕业生6人，博士毕业生1人。 2100433B