增益 G0、 G i 的偏差不仅仅只是造成遗失码字、遗失量化范围 ,它对系统的量化噪声、动态范围、非线性误差等性能都有很大影响 .当每一级增益都不确定时 ,输出情况会变得更加复杂 .传统的数字自校正算法可以从一定程度上减少非单调的情况 ,但输入输出曲线仍是一条折线 .本文进一步利用冗余的数字输出对增益进行自校正 ,从而使输入输出曲线更逼近理想的转换曲线 ,提高 ADC的线性度 。

在传统的流水线模数转换器( ADC) 的设计中 ,为获得较准确的增益和较小的非线性误差, 其中的余量放大器通常采用闭环的高性能运算放大器,但它会产生较大的功耗. 有文献将流水线第 1 级精确的余量放大器用一个简单的开环放大器代替 ,对开环放大器产生的误差用小功耗的数字电路进行后台校准, 达到了降低功耗和提高速度的目的. 但是 ,这种技术在估算开环放大器的 1 阶和 3 阶误差参数时 ,采用传统的方法计算双余量曲线距离, 用了大量的计数器、比较器和加法器等数字电路,不利于功耗的降低 , 而且在估算 3 阶非线性误差时需要使用复杂的查找表 , 占用了大量的ROM 空间和芯片面积 。

因而，提出了一种新的基于信号统计规律的后台数字校准技术, 该技术在计算双余量曲线距离时, 采用自适应搜索的技术减小了电路的规模, 降低了功耗,而且在计算开环放大器产生的 3 阶误差时 ,采用了二元单调函数的幅值增量比较算法来设计复杂二元函数的查找表( LUT), 使 LUT 所需的 ROM 空间大幅度减小.在数字校准技术及其算法的硬件实现方面,把 ADC 和数字电路集成在同一芯片上, 进一步减小了功耗和芯片面积, 并实现了 12 位、采样率为4 ×107 s-1的流水线 ADC 。

为了降低流水线模数转换器中数字校准电路的规模和功耗, 提出了一种新的基于信号统计规律的后台数字校准技术 . 该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法 ,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计, 减少了距离估计所需的数字电路和查找表所需的 ROM 空间,极大地降低了数字电路的规模和功耗. 应用该校准技术实现了一个 12 位 、采样率为 4 ×107 s-1的流水线模数转换器. 测试结果表明, 同优化前相比 ,该芯片数字电路的功耗降低了 93 %,所需 ROM 空间减小了 95 %. 整个芯片采用 SM IC 0. 18 μ m CMOS工艺设计, 总功耗为 210 mW ,芯片面积为 3. 3 m m ×3mm 。

该流水线ADC 输出为 12 位, 采样率为 4 ×107 s -1 ,其中模拟电路主要包括前端采样/保持电路, 第 1 级 4 位ADC ,第 2 级 1 +1 位 ADC , 后面是 7 级 1. 5 位ADC ,最后是 3 位 ADC . 数字电路主要包括数字校正电路和数字校准电路 。

第 1 级的余量放大器由于采用了开环放大器的结构 ,其增益不能准确设定 , 必须采用尾电流偏置复制等方法进行限制, 对于它所具有的较大非线性 ,必须采用数字校准技术进行校准 .基于信号统计规律的数字校准技术,第 1 级 4 位 ADC 的子 ADC 的输出信号被一组随机码序列 N RNG 调制[ 3-4 , 6-7] , N RNG 的值为随机的 0 或+1 ,所以该级输出的数字为 5 位, 这样后端 ADC 输出的余量曲线就成为双余量曲线. 当输入信号幅值不同时,开环放大器 3 阶及高阶误差的存在会使余量曲线之间在垂直方向的距离也不相同 . 在进行距离估计时 ,需要一个计数器对 N RNG =+1 时余量曲线上某一点a的累积柱状图的次数进行统计 ,得到一个统计数 r ,即在数次模数转换中的模数转换结果小于 a 点的个数,同时需要另外一组计数器对 N RNG =0 时余量曲线上对应点附近的点的累积柱状图的次数进行统计 ,得到另一组统计数 H top . 因为随机码的0 和 1 出现的概率相等, 通过查找 H top中与 r 相等或接近的值 ,即可找到输入为 V in1 时在 N RN G =0 的余量曲线上对应的点 b . 点 a 与点b 在纵轴上对应的数值相减就可估算出输入为 Vin1时 2 条余量曲线之间的垂直距离 d 1 , 重复上述过程可以估算输入为Vin2时的距离 d 2 , 2 个距离相减可得到距离差 Δd . 当ADC 中 3 阶及高阶误差不存在时, Δd =0 . 使用 2个最小均方( LM S)环路可分别求得 1 阶误差参数p1 和 3 阶误差参数 p3 ( 对于偶次非线性和高阶误差 , 可以通过提高差动电路的对称性以及放大器输入对管的过驱动电压来减小或忽略) 。