拼音题名
suo xiang huan yu pin lv he cheng qi dian lu she ji
其它题名
并列题名
ISBN
978-7-5606-2037-4
责任者
黄智伟编著
出版者
西安电子科技大学出版社
出版地
西安
出版时间
2008
中图分类号
TN911.8 TN740.2
附注
摘要
本书介绍了锁相环与频率合成器电路的分析方法、工作原理等相关知识，以及采用锁相环与频率合成器集成电路构成的锁相环(PLL)、直接数字频率合成器(DDS)和时钟发生器电路实例的主要技术性能等内容。
