| 信号 |
功能 |
VHDL类型 |
方向 |
| FSLn_S_Clk |
时钟 |
std_logic |
input |
| FSLn_S_Read |
读承认信号表示，数据已经从输入FSL读出 |
std_logic |
output |
| FSLn_S_Data |
在输入FSL的顶部的现在可用的数据 |
std_logic_vector |
input |
| FSLn_S_Control |
控制比特，在输入FSL的顶部的数据现在可用 |
std_logic |
input |
| FSLn_S_Exists |
指示标志，表明在输入FSL中存在数据。 |
std_logic |
input |
