在n沟道增强型器件中，导电沟道在晶体管内不是自然存在的，并且需要正的栅极到源极电压来产生这种电压。正电压吸引体内的自由浮动电子朝向栅极，形成导电沟道。但首先必须在栅极附近吸引足够的电子以对抗添加到FET体中的掺杂离子;这形成没有被称为耗尽区的移动载体的区域，并且发生这种情况的电压是FET的阈值电压。进一步的栅极 - 源极电压增加将吸引更多的电子朝向能够形成从源极到漏极的导电沟道的栅极;这个过程被称为倒置。
相反，n沟道耗尽型器件在晶体管内自然存在导电沟道。因此，术语“阈值电压”不容易应用于使这样的器件“接通”，而是用来代表沟道足够宽以允许电子容易流动的电压电平。这种易流动的阈值也适用于p沟道耗尽型器件，其中从栅极到体/源极的正电压通过迫使带正电的孔离开栅极绝缘体/半导体界面而产生耗尽层，留下暴露出不能携带的带负电的受体离子的无载体区域。
在宽平面晶体管中，阈值电压基本上与漏极 - 源极电压无关，因此是一个明确定义的特性，但是由于漏极引起的势垒降低，在现代纳米尺寸的MOSFET中不太清楚。
在这些图中，源极（左侧）和漏极（右侧）被标记为n 以指示重掺杂（蓝色）n区域。耗尽层掺杂物被标记为NA以指示（粉红色）耗尽层中的离子带负电且几乎没有空穴。在（红色）体积中，孔的数量p = NA，使得大部分电荷为中性。
如果栅极电压低于阈值电压，则晶体管截止，理想情况下晶体管的漏极到源极没有电流。实际上，即使栅极偏置电流低于阈值（亚阈值漏电流），也存在电流，尽管电流很小并且随着栅极偏置指数地变化。
如果栅极电压高于阈值电压，则由于在氧化物 - 硅界面处的沟道中存在许多电子，所以晶体管导通，形成低电阻沟道，其中电荷可以从漏极流向源极。对于显着高于阈值的电压，这种情况被称为强反转。当VD> 0时，通道逐渐变细，因为由于电阻通道中的电流而引起的电压降降低了在接近漏极时支撑通道的氧化物场。
