LDMOS (横向扩散金属氧化物半导体)

结构见图。

在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。

与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。

LDMOS由于更容易与CMOS工艺兼容而被广泛采用。

LDMOS能经受住高于双极型晶体管3倍的驻波比，能在较高的反射功率下运行而没有破坏LDMOS设备;它较能承受输入信号的过激励和适合发射射频信号，因为它有高级的瞬时峰值功率。LDMOS增益曲线较平滑并且允许多载波射频信号放大且失真较小。LDMOS管有一个低且无变化的互调电平到饱和区，不像双极型晶体管那样互调电平高且随着功率电平的增加而变化。这种主要特性允许LDMOS晶体管执行高于双极型晶体管二倍的功率，且线性较好。LDMOS晶体管具有较好的温度特性温度系数是负数，因此可以防止热耗散的影响。这种温度稳定性允许幅值变化只有0.1dB，而在有相同的输入电平的情况下，双极型晶体管幅值变化从0.5~0.6dB,且通常需要温度补偿电路。2100433B

1.热稳定性；2.频率稳定性；3.更高的增益；4.提高的耐久性；5.更低的噪音；6.更低的反馈电容；7.更简单的偏流电路；8.恒定的输入阻抗；9.更好的IMD性能；10.更低的热阻；11.更佳的AGC能力。LDMOS器件特别适用于CDMA、W-CDMA、TETRA、数字地面电视等需要宽频率范围、高线性度和使用寿命要求高的应用。2100433B

DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。 DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET（vertical double-diffused MOSFET）和横向双扩散金属氧化物半导体场效应管LDMOSFET（lateral double-diffused MOSFET）。

DMOS器件是由成百上千的单一结构的DMOS 单元所组成的。这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的LDMOS器件，其中一个最主要的考察参数是导通电阻，用R ds（on）表示。导通电阻是指在器件工作时，从漏到源的电阻。对于 LDMOS器件应尽可能减小导通电阻，就是BCD工艺流程所追求的目标。当导通电阻很小时，器件就会提供一个很好的开关特性，因为漏源之间小的导通电阻，会有较大的输出电流，从而可以具有更强的驱动能力。DMOS的主要技术指标有：导通电阻、阈值电压、击穿电压等。

在功率应用中，由于DMOS技术采用垂直器件结构(如垂直NPN双极晶体管)，因此具有很多优点，包括高电流驱动能力、低Rds导通电阻和高击穿电压等。

LDMOS由于更容易与CMOS工艺兼容而被广泛采用。LDMOS器件结构如图1所示，LDMOS是一种双扩散结构的功率器件。这项技术是在相同的源/漏区域注入两次，一次注入浓度较大（典型注入剂量 1015cm-2）的砷（As），另一次注入浓度较小（典型剂量1013cm-2）的硼（B）。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远（图1中P阱），形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS 接高压时，漂移区由于是高阻，能够承受更高的电压。图1所示LDMOS的多晶扩展到漂移区的场氧上面，充当场极板，会弱化漂移区的表面电场，有利于提高击穿电压。场极板的作用大小与场极板的长度密切相关。要使场极板能充分发挥作用，一要设计好SiO2层的厚度，二要设计好场极板的长度。

LDMOS制造工艺结合了BPT和砷化镓工艺。与标准MOS工艺不同的是，在器件封装上，LDMOS没有采用BeO氧化铍隔离层，而是直接硬接在衬底上，导热性能得到改善，提高了器件的耐高温性，大大延长了器件寿命。由于LDMOS管的负温效应，其漏电流在受热时自动均流，而不会象双极型管的正温度效应在收集极电流局部形成热点，从而管子不易损坏。所以LDMOS管大大加强了负载失配和过激励的承受能力。同样由于LDMOS管的自动均流作用，其输入－输出特性曲线在1dB 压缩点（大信号运用的饱和区段）下弯较缓，所以动态范围变宽，有利于模拟和数字电视射频信号放大。LDMOS在小信号放大时近似线性，几乎没有交调失真，很大程度简化了校正电路。MOS器件的直流栅极电流几乎为零，偏置电路简单，无需复杂的带正温度补偿的有源低阻抗偏置电路。

对LDMOS而言，外延层的厚度、掺杂浓度、漂移区的长度是其最重要的特性参数。我们可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。高压DMOS器件耐压和导通电阻取决于外延层的浓度、厚度及漂移区长度的折中选择。因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。

随着半导体工艺技术的不断完善与创新以及大规模集成电路开发设计水平的逐步提高，一方面由于器件工艺尺寸在不断缩小，短沟道、量子效应等小尺寸效应越来越明显，而LDMOS器件由于具有漂移区，在这方面有比较好的适应能力。另一方面，LDMOS应用广泛，但是其SPICE模型的研究还不充分，基于器件物理基础的电路模型还未建立起来。因此，我们提出“高压LDMOS的新结构和解析集约-等效电路模型研究”项目，拟将以高压LDMOS作为研究对象，探索高压LDMOS的新工艺、新材料和新结构，以获得性能更好的高压LDMOS，为集成电路设计提供更多选择，进而从其器件物理出发，结合各次级效应的研究分析，构建解析集约模型和等效电路模型，以发展并完备高压LDMOS的SPICE模型，从而为大规模集成电路设计提供帮助。此项目具有重要的理论意义和实际应用价值。