参考图1，图1示出了2014年4月之前技术中的一种开关电源100，可以适用于AC-DC和LED驱动，该开关电源100包括：开关电源控制装置101、电阻R1和功率MOS器件102。仍然参考图1，开关电源100在高压启动时，高压端HV通过电阻R1给开关电源控制装置101的供电端VCC提供启动电流，完成开关电源100的高压启动；在高压启动后，高压端HV又通过电阻R1给开关电源控制装置101的供电端VCC供电；在工作时，开关电源控制装置101的驱动端DRV驱动高压器件102的栅极G，完成功率器件102的源极S或者高压端HV的功率驱动输出。

参考图2，图2示出了图1中的开关电源100内的功率器件102的版图201的示意图，该功率器件102为高压MOS器件。结合图1和图2在高压MOS器件102的版图201上，正面有栅极G的压点和源极S的压点，背面有漏极D的压点，这三个压点可以完成高压MOS器件102的功率驱动输出功能。

参考图3，图3示出了图2沿AA’方向的纵向剖面的示意图。如图3所示，以N型器件为例，该高压MOS器件包括：MOS管的N型外延区306，外延区306由电极301引出，形成MOS管的漏极；MOS管的P阱302；MOS管的N型掺杂区305；MOS管的P型掺杂区309，P阱302、P型掺杂区309以及N型掺杂区305通过电极303短路，形成MOS管的源极；MOS管的栅极304。从器件的整体结构而言，上述P阱302、N型掺杂区305、P型掺杂区309以及栅极304等都形成于元胞部分308，元胞部分308是器件的电流导通区域，元胞部分308为有源区，该功率器件可以由众多元胞部分308重复形成；在元胞部分308的边缘以外具有高压环307，高压环307可以包括多个P型掺杂310，该高压环307可以对应于图2所示的区域207。以上器件的内部结构以及工作原理为公知技术，不再详细描述。

结合图1和图3，电极301连接至开关电源100的高压端HV，栅极304连接到开关电源100的驱动端DRV。当栅极304上施加的电压高于阈值电压时，P阱302的表面反型形成沟道，使得MOS管的源极和漏极导通，以进行功率输出。图1所示的方案通过电阻R1来完成开关电源100的高压启动和给开关电源控制装置101的供电端VCC供电，由于流过电阻R1的电流一直存在，所以存在启动时间和待机功耗的矛盾，即：如果电阻R1的电阻值小，则在高压启动时，高压端HV通过电阻R1给供电端VCC提供的电流大，那么开关电源100的启动时间短，但在高压启动后，由于流过电阻R1的电流大，则开关电源100的待机功耗高；如果电阻R1的电阻值大，则在高压启动时，高压端HV通过电阻R1给供电端VCC提供的电流小，那么开关电源100的启动时间长，而在高压启动后，由于流过电阻R1的电流小，则开关电源100的待机功耗低。

为了兼顾启动时间和待机功耗，在实际应用中电阻R1一般选在MΩ级，但即使这样，在高压端HV的电压值为220VAC时，电阻R1的功耗也达到十几毫瓦至上百毫瓦。由上，2014年4月之前技术中的开关电源100通过电阻R1来完成开关电源100的高压启动和给开关电源控制装置101的供电端VCC供电，无法确保既能减少启动时间，又能降低待机功耗。

针对上述问题，2014年4月之前的技术中提出了一种增加耗尽型器件启动的技术方案，如图4所示。在2014年4月之前的开关电源的基础上，图4所示开关电源400增加了高压启动器件403以加快开关电源400的高压启动过程，该高压启动器件403为耗尽型MOS管；高压启动后关闭该高压启动器件403以降低开关电源400的待机功耗，从而提高开关电源400的效率。

2014年4月之前的技术中，高压启动器件403作为单独的器件来使用，主要起到高压信号处理和控制的作用。由于高压启动器件403是一个单独器件，因此开关电源400需要一个额外的元器件，从而增加了系统的复杂程度和成本。

针对上述问题，中国专利申请CN201210492874.4提出了一种合成的器件结构，把低压部分的开关电源控制部分和高压HVMOS部分以及JFET合成在一起，采用高压BCD的工艺进行实现。但是，该技术方案需要采用高压BCD工艺实现，使得整个芯片的工艺复杂，成本昂贵；而且由于高压BCD工艺中HVMOS器件的功耗限制，使得该技术方案无法适用于大功率的应用场景。

复合器件及开关电源专利目的

该发明要解决的问题是提供一种复合器件及开关电源，有利于降低工艺复杂度、减小芯片面积和成本，而且可以适用于大功率的应用场景。

复合器件及开关电源技术方案

《复合器件及开关电源》提供了一种复合器件，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，该复合器件包括：第一掺杂类型的外延区，该外延区作为所述第一增强型MOS器件和耗尽型MOS器件的漏极；并列形成在所述外延区正面的第一阱区和第二阱区，所述第一阱区和第二阱区具有第二掺杂类型，该第二掺杂类型与第一掺杂类型相反。

第一掺杂类型的第一掺杂区，形成于所述第一阱区中，该第一掺杂区作为所述第一增强型MOS器件的源极；第一增强型MOS器件的栅极，形成于所述外延区的正面，该第一增强型MOS器件的栅极覆盖所述第一掺杂区的至少一部分并延伸至所述第一阱区以外的外延区上；第一掺杂类型的第二掺杂区，形成于所述第二阱区内，该第二掺杂区作为所述耗尽型MOS器件的源极；第一掺杂类型的沟道区，位于所述第二阱区内，并且该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界；耗尽型MOS器件的栅极，形成于所述外延层的正面，该耗尽型MOS器件的栅极覆盖所述沟道区并延伸至所述第二阱区以外的外延区上。其中，所述外延区与第一电极短路，该第一电极形成于所述外延区的背面；所述第一阱区和第一掺杂区经由第二电极短路，所述第二阱区和第二掺杂区经由第三电极短路，该第二电极和第三电极形成于所述外延区的正面。

根据该发明的一个实施例，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；形成于所述外延区正面的第一栅，该第一栅覆盖所述浮空阱区的至少一部分和所述第一阱区的至少一部分，该第一栅还覆盖所述浮空阱区和第一阱区之间的外延区；形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区；其中，所述第一栅和所述第一阱区短路，所述第二栅和所述第二阱区短路。

根据该发明的一个实施例，所述第一栅和所述第一阱区经由所述第二电极短路，所述第二栅和所述第二阱区经由所述第三电极短路。根据该发明的一个实施例，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；介质层，形成于所述外延层的正面，该介质层覆盖所述浮空阱区并延伸至所述浮空阱区以外的外延层上。

根据该发明的一个实施例，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区，所述第二栅和所述第二阱区短路。

根据该发明的一个实施例，所述第二栅和所述第二阱区经由所述第三电极短路。根据该发明的一个实施例，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：形成于所述外延区正面的第二栅，该第二栅覆盖所述第一阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述第一阱区和第二阱区之间的外延区，所述第二栅和所述第二阱区短路。根据该发明的一个实施例，所述第二栅和所述第二阱区经由所述第三电极短路。

该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：形成于所述外延区正面的第一栅，该第一栅覆盖所述第一阱区的至少一部分和所述第二阱区的至少一部分，该第一栅还覆盖所述第一阱区和第二阱区之间的外延区，所述第一栅和所述第一阱区短路。根据该发明的一个实施例，所述第一栅和所述第一阱区经由所述第二电极短路。根据该发明的一个实施例，所述浮空阱区与所述第一阱区、第二阱区采用同一注入工艺或不同的注入工艺形成。

根据该发明的一个实施例，该复合器件还集成有第二增强型MOS器件，其中，所述外延区作为所述第二增强型MOS器件的漏极；所述外延区的正面还形成有第三阱区，该第三阱区具有第二掺杂类型，该第三阱区与所述第一阱区和第二阱区并列；所述第三阱区中形成有第一掺杂类型的第三掺杂区，该第三掺杂区作为所述第二增强型MOS器件的源极；第二增强型MOS器件的栅极，形成于所述外延区的正面，该第二增强型MOS器件的栅极覆盖所述第三掺杂区的至少一部分并延伸至所述第三阱区以外的外延区上，该第二增强型MOS器件的栅极与所述第一增强型MOS器件的栅极电连接；其中，所述第三阱区和第三掺杂区经由第四电极短路，该第四电极形成于所述外延区的正面。

根据该发明的一个实施例，该复合器件还包括：第二掺杂类型的第一引出区，形成于所述第一阱区中，该第一引出区与所述第一掺杂区经由所述第二电极短路；第二掺杂类型的第二引出区，形成于所述第二阱区中，该第二引出区与所述第二掺杂区经由所述第三电极短路。根据该发明的一个实施例，所述第一增强型MOS器件和耗尽型MOS器件共用同一高压环。根据该发明的一个实施例，所述第一增强型MOS器件的数量为一个或多个，所述耗尽型MOS器件的数量为一个或多个。

该发明还提供了一种开关电源，包括上述任一项所述的复合器件。根据该发明的一个实施例，该开关电源包括：开关电源控制装置，其具有电源供电端、控制端和驱动端；所述复合器件，该复合器件中第一增强型MOS器件的栅极连接至所述开关电源控制装置的驱动端，该复合器件中耗尽型MOS器件的栅极连接至所述开关电源控制装置的控制端，该复合器件中耗尽型MOS器件的源极连接至所述开关电源控制装置的电源供电端。

根据该发明的一个实施例，当所述电源供电端的电压小于预设的关断点电压时，所述开关电源控制装置控制所述复合器件中的耗尽型MOS器件向所述电源供电端提供启动电流；当所述电源供电端的电压上升至大于预设的开启点电压时，所述开关电源控制装置控制所述复合器件中的第一增强型MOS器件向所述开关电源的主电路提供功率输出电流，并且控制所述复合器件中的耗尽型MOS器件关断所述启动电流。

复合器件及开关电源改善效果

与2014年4月之前的技术相比，《复合器件及开关电源》具有以下优点：

该发明实施例的复合器件将增强型MOS器件和耗尽型MOS器件集成在一起，具体而言，将传统增强型MOS器件中的部分区域隔离出来，在隔离区域内的阱区表面增设反型的沟道区，从而使得增强型MOS器件和耗尽型MOS器件形成在同一外延区内。该发明实施例的复合器件无需复杂的高压BCD工艺，常规的功率MOS工艺即可完成，有利于降低工艺复杂度和成本；而且该技术方案没有明显的功耗限制，可以适用于大功率的应用场景。

进一步而言，该发明实施例的复合器件还集成有隔离结构，该隔离结构用于隔离增强型MOS器件和耗尽型MOS器件，可以大大提高相邻的增强型MOS器件和耗尽型MOS器件的阱区之间的耐压，以满足开关电源的需要。

图1是2014年4月之前的技术中一种开关电源的电路结构示意图；

图2是图1所示开关电源中的高压MOS器件的版图示意图；

图3是图2沿AA’方向的剖面结构示意图；

图4是2014年4月之前的技术中一种改进的开关电源的电路结构示意图；

图5是2014年4月之前的技术中一种耗尽型MOS器件的剖面结构示意图；

图6是该发明第一实施例的复合器件的剖面结构示意图；

图7是该发明第一实施例的复合器件的版图示意图；

图8是该发明第一实施例的开关电源的电路结构示意图；

图9是该发明第二实施例的复合器件的剖面结构示意图；

图10是该发明第三实施例的复合器件的剖面结构示意图；

图11是该发明第四实施例的复合器件的剖面结构示意图；

图12是该发明第五实施例的开关电源的电路结构示意图；

图13是该发明第五实施例的复合器件的版图示意图；

图14是图13沿BB’方向的剖面结构示意图；

图15是该发明第六实施例的复合器件的剖面结构示意图。

1.一种复合器件，其特征在于，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，该复合器件包括：第一掺杂类型的外延区，该外延区作为所述第一增强型MOS器件和耗尽型MOS器件的漏极；并列形成在所述外延区正面的第一阱区和第二阱区，所述第一阱区和第二阱区具有第二掺杂类型，该第二掺杂类型与第一掺杂类型相反；第一掺杂类型的第一掺杂区，形成于所述第一阱区中，该第一掺杂区作为所述第一增强型MOS器件的源极；第一增强型MOS器件的栅极，形成于所述外延区的正面，该第一增强型MOS器件的栅极覆盖所述第一掺杂区的至少一部分并延伸至所述第一阱区以外的外延区上；第一掺杂类型的第二掺杂区，形成于所述第二阱区内，该第二掺杂区作为所述耗尽型MOS器件的源极；第一掺杂类型的沟道区，位于所述第二阱区内，并且该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界；耗尽型MOS器件的栅极，形成于所述外延层的正面，该耗尽型MOS器件的栅极覆盖所述沟道区并延伸至所述第二阱区以外的外延区上；其中，所述外延区与第一电极短路，该第一电极形成于所述外延区的背面；所述第一阱区和第一掺杂区经由第二电极短路，所述第二阱区和第二掺杂区经由第三电极短路，该第二电极和第三电极形成于所述外延区的正面。

2.根据权利要求1所述的复合器件，其特征在于，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；形成于所述外延区正面的第一栅，该第一栅覆盖所述浮空阱区的至少一部分和所述第一阱区的至少一部分，该第一栅还覆盖所述浮空阱区和第一阱区之间的外 延区；形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区；其中，所述第一栅和所述第一阱区短路，所述第二栅和所述第二阱区短路。

3.根据权利要求2所述的复合器件，其特征在于，所述第一栅和所述第一阱区经由所述第二电极短路，所述第二栅和所述第二阱区经由所述第三电极短路。

4.根据权利要求1所述的复合器件，其特征在于，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；介质层，形成于所述外延层的正面，该介质层覆盖所述浮空阱区并延伸至所述浮空阱区以外的外延层上。

5.根据权利要求1所述的复合器件，其特征在于，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区，所述第二栅和所述第二阱区短路。

6.根据权利要求5所述的复合器件，其特征在于，所述第二栅和所述第二阱区经由所述第三电极短路。

7.根据权利要求1所述的复合器件，其特征在于，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：形成于所述外延区正面的第二栅，该第二栅覆盖所述第一阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述第一阱区和第二阱区之间的外延区，所述第二栅和所述第二阱区短路。

8.根据权利要求7所述的复合器件，其特征在于，所述第二栅和所述第二阱区经由所述第三电极短路。

9.根据权利要求1所述的复合器件，其特征在于，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括：形成于所述外延区正面的第一栅，该第一栅覆盖所述第一阱区的至少一部分和所述第二阱区的至少一部分，该第一栅还覆盖所述第一阱区和第二阱区之间的外延区，所述第一栅和所述第一阱区短路。

10.根据权利要求9所述的复合器件，其特征在于，所述第一栅和所述第一阱区经由所述第二电极短路。

11.根据权利要求2至10中任一项所述的复合器件，其特征在于，所述浮空阱区与所述第一阱区、第二阱区采用同一注入工艺或不同的注入工艺形成。

12.根据权利要求1至10中任一项所述的复合器件，其特征在于，该复合器件还集成有第二增强型MOS器件，其中，所述外延区作为所述第二增强型MOS器件的漏极；所述外延区的正面还形成有第三阱区，该第三阱区具有第二掺杂类型，该第三阱区与所述第一阱区和第二阱区并列；所述第三阱区中形成有第一掺杂类型的第三掺杂区，该第三掺杂区作为所述第二增强型MOS器件的源极；第二增强型MOS器件的栅极，形成于所述外延区的正面，该第二增强型MOS器件的栅极覆盖所述第三掺杂区的至少一部分并延伸至所述第三阱区以外的外延区上，该第二增强型MOS器件的栅极与所述第一增强型MOS器件的栅极电连接；其中，所述第三阱区和第三掺杂区经由第四电极短路，该第四电极形成于所述外延区的正面。

13.根据权利要求1至10中任一项所述的复合器件，其特征在于，还包括：第二掺杂类型的第一引出区，形成于所述第一阱区中，该第一引出区与所述第一掺杂区经由所述第二电极短路；第二掺杂类型的第二引出区，形成于所述第二阱区中，该第二引出区与所述第二掺杂区经由所述第三电极短路。

14.根据权利要求1至10中任一项所述的复合器件，其特征在于，所述第一增强型MOS器件和耗尽型MOS器件共用同一高压环。

15.根据权利要求1至10中任一项所述的复合器件，其特征在于，所述第一增强型MOS器件的数量为一个或多个，所述耗尽型MOS器件的数量为一个或多个。

16.一种开关电源，其特征在于，包括权利要求1至15中任一项所述的复合器件。

17.根据权利要求16所述的开关电源，其特征在于，包括：开关电源控制装置，其具有电源供电端、控制端和驱动端；所述复合器件，该复合器件中第一增强型MOS器件的栅极连接至所述开关电源控制装置的驱动端，该复合器件中耗尽型MOS器件的栅极连接至所述开关电源控制装置的控制端，该复合器件中耗尽型MOS器件的源极连接至所述开关电源控制装置的电源供电端。

18.根据权利要求17所述的开关电源，其特征在于，当所述电源供电端的电压小于预设的关断点电压时，所述开关电源控制装置控制所述复合器件中的耗尽型MOS器件向所述电源供电端提供启动电流；当所述电源供电端的电压上升至大于预设的开启点电压时，所述开关电源控制装置控制所述复合器件中的第一增强型 MOS器件向所述开关电源的主电路提供功率输出电流，并且控制所述复合器件中的耗尽型MOS器件关断所述启动电流。

2014年4月之前的技术中的增强型MOS器件如图3所示，已有技术中的一种耗尽型MOS器件如图5所示，包括元胞部分508以及位于元胞部分508外围的高压环507，其中元胞部分508为有源区。进一步而言，以N型器件为例，该耗尽型MOS器件包括：N型掺杂的外延区506，该外延区506与电极501短路，形成耗尽型MOS器件的漏极；P型阱区502；N型掺杂区505，形成在P型阱区502中；P型掺杂区509，形成在P型阱区502中，P型掺杂区509、N型掺杂区505和P型阱区502通过电极503短路，形成耗尽型MOS器件的源极；栅极504，位于外延区506上；N型沟道区513，位于N型掺杂区505和P型阱区502之间，形成在P型阱区502的表面。当栅极电压为零伏时，由于N型沟道区513的存在，形成导电沟道，当漏极和源极存在电压差时，漏极和源极之间形成电流，该电流流出沟道，使得器件导通；当栅极电压为负值，该栅极电压比耗尽型MOS器件的阈值电压更加低的时候，N型沟道区513被反型，沟道截止，使得器件关断。当器件关断时，漏极施加高压时，元胞部分508内的P型阱区502的耗尽层相互连接，可以实现高耐压。在元胞部分508的边缘，由于P型阱区502曲率变小，需要由高压环507拓展耗尽层以承担漏极施加的电压，使器件具有高的反向击穿电压和良好的可靠性，该高压环507可以包括多个P型掺杂区510。

由图3和图5可以看出，增强型MOS器件和耗尽型MOS器件的结构大部分相同，主要的区别在于耗尽型MOS器件中增加了沟道区513。该发明实施例在增强型MOS器件中隔离出部分栅极区域和源极区域，在隔离出来的区域内的P型阱区表面增加反型的沟道区，使得增强型MOS器件和耗尽型MOS器件可以形成在同一外延区内，从而集成在同一复合器件中。

第一实施例

参考图6，该复合器件包括第一增强型MOS器件的元胞部分608和耗尽型MOS器件的元胞部分608’，二者都是有源区。以N型器件为例，该复合器件可以包括：N型掺杂的外延区606，该外延区606的背面具有第一电极601，外延区606和第一电极601短路，形成第一增强型MOS器件和耗尽型MOS器件的漏极；P型掺杂的第一阱区602和第二阱区602’，形成在外延区606的正面；N型掺杂的第一掺杂区605，形成在第一阱区602内；N型掺杂的第二掺杂区605’，形成在第二阱区602’内；N型掺杂的沟道区613，位于第二阱区602’内，该沟道区613从第二阱区602’的边界延伸至第二掺杂区605’的边界；第一增强型MOS器件的栅极604，形成于外延区606的正面，该第一增强型MOS器件的栅极604覆盖第一掺杂区605的至少一部分并延伸至第一阱区602以外的外延区606上；耗尽型MOS器件的栅极604’，形成于外延层606的正面，该耗尽型MOS器件的栅极604’覆盖沟道区613并延伸至第二阱区602’以外的外延区606上；P型掺杂的第一引出区609，与第一掺杂区605并列形成于第一阱区602内；P型掺杂的第二引出区609’，与第二掺杂区605’并列形成于第二阱区602’内。

其中，第一阱区602、第一引出区609以及第一掺杂区605经由第二电极603短路，形成第一增强型MOS器件的源极；第二阱区602’、第二引出区609’以及第二掺杂区605’经由第三电极603’短路，形成耗尽型MOS器件的源极。作为一个非限制性的实例，第一增强型MOS器件的栅极604和耗尽型MOS器件的栅极604’可以包括栅介质层以及位于该栅介质层上的栅电极，该栅电极例如可以是多晶硅栅电极。作为一个优选的实施例，该复合器件中还集成有隔离结构610以隔离第一增强型MOS器件和耗尽型MOS器件。该隔离结构610可以位于第一增强型MOS器件的元胞部分608和耗尽型MOS器件的元胞部分608’之间。

仍然以N型器件为例，该隔离结构610可以包括：P型掺杂的浮空阱区615，该浮空阱区615与第一阱区602、第二阱区602’并列形成在外延区606的正面，该浮空阱区615位于第一阱区602和第二阱区602’之间；形成于外延区606正面的第一栅614，该第一栅614覆盖浮空阱区615的至少一部分和第一阱区602的至少一部分，该第一栅614还覆盖浮空阱区615和第一阱区602之间的外延区606；形成于外延区606正面的第二栅616，该第二栅616覆盖浮空阱区615的至少一部分和第二阱区602’的至少一部分，该第二栅616还覆盖浮空阱区615和第二阱区602’之间的外延区606。该第一栅614和第一阱区602短路，例如可以通过第二电极603短路，但并不限于此；第二栅616和第二阱区602’短路，例如可以通过第三电极603’短路，但并不限于此。

其中，该浮空阱区615可以和第一阱区602、第二阱区602’通过同一注入工艺形成。该第一栅614和第二栅616可以包括栅介质层以及位于该栅介质层上的栅电极，该栅电极例如可以是多晶硅栅电极。当该复合器件工作时，要求第一增强型MOS器件的栅极604和耗尽型MOS器件的栅极604’相互独立，两者的隔离耐压由栅介质层的耐压决定，可以达到40伏以上；增强型MOS器件的源极和耗尽型MOS器件的源极相互独立，由于浮空阱区615的存在，使得相邻的第一增强型MOS器件的P型阱区602和耗尽型MOS器件的P型阱区602’之间的隔离耐压大大提高，可以达到40伏以上，隔离耐压完全可以满足开关电源控制系统的需要。

当复合器件关断时，第一增强型MOS器件的P型阱区602、耗尽型MOS器件的阱区602’和隔离结构610中的浮空阱区615的耗尽层相互连接，耗尽层相互连接的效果等同于第一增强型MOS器件或者耗尽型MOS器件在关断时的P型阱区耗尽层相互连接的效果，可以承受高耐压。

参考图7，图7示出了第一实施例的复合器件的版图701，图6是图7沿BB’方向的剖面图。该版图701的正面具有第一增强型MOS器件的源极S和漏极G的压点以及耗尽型MOS器件的源极S’和栅极G’的压点。该版图701的背面具有第一增强型MOS器件和耗尽型MOS器件的漏极。图7中区域708’是耗尽型MOS器件的有源区或者说元胞部分。该第一增强型MOS器件和耗尽型MOS器件位于高压环707内，该高压环707的结构可以和图3所示增强型MOS器件或者图5所示耗尽型MOS器件的高压环结构相同。

通常，耗尽型MOS器件的电流较小，因此耗尽型MOS器件的有源区708’的面积相对较小。但是，并不能以耗尽型MOS器件的有源区面积和增强型MOS器件的有源区面积来限制该申请的保护范围，根据实际应用的需求，如果需要耗尽型MOS器件的电流较大时，同样可以扩大有源区708’的面积，以满足实际应用的需求。

由上，采用第一实施例的方案，可以将两颗分别独立的增强型MOS器件和耗尽型MOS器件合成在一起，集成在同一复合器件中。由于在高压器件中高压环需要比较大的面积，而该实施例中两个器件可以共用高压环，可以至少节省一个器件的高压环，有利于减少芯片面积以及提高芯片的集成度。另外，由于复合器件的工艺加工流程和增强型MOS器件基本相同，只增加了反型的沟道区；该复合器件的工艺流程和耗尽型MOS完全相同，从而降低了芯片的加工复杂程度和成本。

参考图8，图8示出了第一实施例的开关电源的电路结构，包括复合器件800以及开关电源控制装置801，该复合器件800是图6和图7所示的复合器件。该复合器件800包括增强型MOS器件804和耗尽型MOS器件803。

进一步而言，增强型MOS器件804的漏极D连接到开关电源的高压端HV，增强型MOS器件804的栅极G连接到开关电源控制装置801的驱动端DRV；耗尽型MOS器件803的漏极D’同样连接到高压端HV，耗尽型MOS器件803的栅极G’和源极S’分别连接到开关电源控制装置801的控制端CTL和电源供电端VCC。

当电源供电端VCC的电压小于预设的关断点电压时，开关电源控制装置801通过控制端CTL控制复合器件800中的耗尽型MOS器件803向电源供电端VCC提供启动电流，该启动电流给电源供电端VCC充电；当电源供电端VCC的电压上升至大于预设的开启点电压时，开关电源控制装置801通过驱动端DRV控制复合器件800中的第一增强型MOS器件804向开关电源的主电路提供功率输出电流，并且通过控制端CTL控制复合器件800中的耗尽型MOS器件803关断该启动电流。

更加具体而言，当系统启动时，由于此时开关电源控制装置的电源供电端VCC端没有供电，因此为零电位或近似于零电位，控制端CTL和驱动端DRV的输出信号均为零电位；耗尽型MOS器件803的栅极G’为零电位，因此耗尽型MOS器件803导通，电流从高压端HV流向电源供电端VCC，开始向电源供电端VCC供电，此时耗尽型MOS器件803的栅极G’和源极S’的电压跟随电源供电端VCC同时上升；当电源供电端VCC的电压升高到工作电压（例如，通常大于12伏），耗尽型MOS器件803完成了高压启动过程，此时耗尽型MOS器件803的源极S’和栅极G’也同时达到了一相对较高的高电平，开关电源控制装置801通过控制端CTL将耗尽型MOS器件803的栅极G’置为零电位，从而在耗尽型MOS器件803的栅极G’和源极S’之间产生比阈值电压更低的电压，从而关断耗尽型MOS器件803。耗尽型MOS器件803关断以后，开关电源控制装置801开始正常工作，通过驱动端DRV驱动增强型MOS器件804的栅极G（例如，通常是10～15V），完成增强型MOS器件804的源极S或者高压端HV的功率驱动输出。当电源供电端VCC的电压由于功率消耗而下降到一定电压后，驱动端DRV将输出低电平，关断增强型MOS器件804；之后，控制端CTL将耗尽型MOS器件803的栅极G’置为高电平，耗尽型MOS器件803导通，重新开始高压启动过程。

由上，在工作过程中，增强型MOS器件804和耗尽型MOS器件803的源极S和源极S’以及栅极G和栅极G’之间会存在电压差别。这就要求复合器件的两个源极和两个栅极之间要有一定的隔离耐压，否者会导致系统无法正常工作，关于隔离耐压的手段，先前内容已经做过描述，这里不再赘述。

第二实施例

参考图9，图9示出了第二实施例的复合器件的剖面结构，包括第一增强型MOS器件的元胞部分908和耗尽型MOS器件的元胞部分908’，二者都是有源区。第二实施例的复合器件的结构与第一实施例基本相同，也包括外延区906、第一电极901、第一阱区902、第一掺杂区905、第一引出区909、第二阱区902’、第二掺杂区905’、第二引出区909’、第一增强型MOS器件的栅极904、耗尽型MOS器件的栅极904’，第二电极903、第三电极903’以及隔离结构910，该隔离结构910包括浮空阱区915、第一栅914和第二栅916。

第二实施例与第一实施例的主要区别在于：浮空阱区915与第一阱区902、第二阱区902’是通过不同的注入工艺形成的，也就是可以采用多步不同的注入工艺分别形成浮空阱区915与第一阱区902、第二阱区902’。例如，浮空阱区915可以通过形成分压环的注入工艺或者其他浓度的掺杂注入工艺来形成。

第三实施例

参考图10，图10示出了第三实施例的复合器件的剖面结构，包括第一增强型MOS器件的元胞部分1008和耗尽型MOS器件的元胞部分1008’，二者都是有源区。第三实施例的复合器件的结构与第一实施例基本相同，也包括外延区1006、第一电极1001、第一阱区1002、第一掺杂区1005、第一引出区1009、第二阱区1002’、第二掺杂区1005’、第二引出区1009’、第一增强型MOS器件的栅极1004、耗尽型MOS器件的栅极1004’，第二电极1003、第三电极1003’以及隔离结构1010，

第三实施例与第一实施例的主要区别在于隔离结构1010的具体结构不同。第三实施例的隔离结构1010包括：P型掺杂的浮空阱区1015，与第一阱区1002和第二阱区1002’并列形成于外延区1006的正面，并且浮空阱区1015位于第一阱区1002和第二阱区1002’之间；介质层1014，形成于外延层1006的正面，该介质层1014覆盖浮空阱区1015并延伸至浮空阱区1015以外的外延层1006上。该介质层1014例如可以是厚度较厚的氧化层。

与第一实施例或者第二实施例类似地，浮空阱区1015和第一阱区1002、第二阱区1002’可以采用同一注入工艺或者不同的注入工艺来形成。例如，该浮空阱区1015可以由形成分压环的掺杂注入工艺或者其他浓度的掺杂注入工艺形成。

第四实施例

参考图11，图11示出了第四实施例的复合器件的剖面结构，包括第一增强型MOS器件的元胞部分1108和耗尽型MOS器件的元胞部分1108’，二者都是有源区。第四实施例的复合器件的结构与第一实施例基本相同，也包括外延区1106、第一电极1101、第一阱区1102、第一掺杂区1105、第一引出区1109、第二阱区1102’、第二掺杂区1105’、第二引出区1109’、第一增强型MOS器件的栅极1104、耗尽型MOS器件的栅极1104’，第二电极1103、第三电极1103’以及隔离结构1110。

第四实施例与第一实施例的主要区别在于隔离结构1110的内部结构不同。该隔离结构1110包括：P型掺杂的浮空阱区1115，与第一阱区1102和第二阱区1102’并列形成于外延区1106的正面，并且浮空阱区1115位于第一阱区1102和第二阱区1102’之间；形成于外延区1106正面的第二栅1116，该第二栅1116覆盖浮空阱区1115的至少一部分和第二阱区1102’的至少一部分，该第二栅1116还覆盖浮空阱区1115和第二阱区1102’之间的外延区1106，第二栅1116和第二阱区1102’短路，例如经由第三电极1103’短路。

与第三实施例类似地，浮空阱区1115和第一阱区1102、第二阱区1102’可以采用同一注入工艺或者不同的注入工艺来形成。例如，该浮空阱区1115可以由形成分压环的掺杂注入工艺或者其他浓度的掺杂注入工艺形成。

需要说明的是，以上第二、第三和第四实施例相对于第一实施例的变化可以组合，其组合结果也属于该申请的保护范围。

第五实施例

该发明的复合器件集成的器件不限于一个增强型MOS器件和一个耗尽型MOS器件，可以扩展至三个或者更多个器件。

第五实施例的复合器件中除第一增强型MOS器件和耗尽型MOS器件外，还集成有第二增强型MOS器件。仍然参考图6，仍以N型器件为例，增加第二增强型MOS器件后，该外延区606可以作为第二增强型MOS器件的漏极，该外延区606的正面可以形成有P型掺杂的第三阱区，该P型掺杂的第三阱区中可以形成有N型掺杂的第三掺杂区，该第三掺杂区作为第二增强型MOS器件的源极。该第二增强型MOS器件也具有栅极，位于外延区606的正面，该栅极覆盖第三掺杂区的至少一部分并延伸至第三阱区以外的外延区606上，该第二增强型MOS器件的栅极与第一增强型MOS器件的栅极604电连接。此外，该第三阱区和第三掺杂区可以经由第四电极短路，该第四电极形成在外延区606的正面。

参考图12，图12示出了第五实施例的开关电源的电路结构，包括复合器件1200以及开关电源控制装置1201，该复合器件1200集成有增强型MOS器件1204、增强型MOS器件1205和耗尽型MOS器件1203。

进一步而言，增强型MOS器件1204和增强型MOS器件1205的漏极D短路，连接到高压端HV；增强型MOS器件1204和增强型MOS器件1205的栅极G短路，连接到开关电源控制装置1201的驱动端DRV；耗尽型MOS器件1203的漏极D’同样连接到高压端HV，耗尽型MOS器件1203的栅极G’和源极S’分别连接到开关电源控制装置1201的控制端CTL和电源供电端VCC。

其中增强型MOS器件1204和耗尽型MOS器件1203的工作原理与图8中的增强型MOS器件804以及耗尽型MOS器件803相同，这里不再赘述。

增强型MOS器件1205和增强型MOS器件1204的栅极G和漏极D分别短路在一起，驱动端DRV可以同时驱动这两个器件。在这两个器件导通时，两个器件的电流分别通过源极Ｓ和S’’流出。由于MOS器件的电流大小和器件有源区的面积成正比，因此，可以将增强型MOS器件1205与增强型MOS器件1204的有源区面积比例设定为1：Ｎ（例如，N可以是正整数），这样通过增强型MOS器件1205就可以得到增强型MOS器件1204的电流的1/N。在系统应用中可以利用上述电流做电流采样设计。

图13示出了图12所示的复合器件1200的版图1301，该版图1301的正面具有增强型MOS器件1205和增强型MOS器件1204的栅极G；正面还具有增强型MOS器件1204的源极S、增强型MOS器件1205的源极S’’；正面还具有耗尽型MOS器件1203的源极S’和栅极G’。复合器件的漏极在版图1301的背面。区域1308’是耗尽型MOS器件1203的有源区；区域1308”是增强型MOS器件1205的有源区，区域1308是增强型MOS管1204的有源区。

参考图14，图14示出了图13沿BB’方向的纵向剖面的示意图。

该复合器件包括第一增强型MOS器件的元胞部分1408、耗尽型MOS器件的元胞部分1408’和第二增强型MOS器件的元胞部分1408”，三者都是有源区。以N型器件为例，该复合器件可以包括：N型掺杂的外延区1406，该外延区1406的背面具有第一电极1401，外延区1406和第一电极1401短路，形成第一增强型MOS器件、耗尽型MOS器件和第二增强型MOS器件的漏极；P型掺杂的第一阱区1402、第二阱区1402’和第三阱区1402”，形成在外延区1406的正面；N型掺杂的第一掺杂区1405，形成在第一阱区1402内；N型掺杂的第二掺杂区1405’，形成在第二阱区1402’内；N型掺杂的第三掺杂区1405”，形成在第三阱区1402”内；N型掺杂的沟道区1413，位于第二阱区1402’内，该沟道区1413从第二阱区1402’的边界延伸至第二掺杂区1405’的边界；第一增强型MOS器件的栅极1404，形成于外延区1406的正面，该第一增强型MOS器件的栅极1404覆盖第一掺杂区1405的至少一部分并延伸至第一阱区1402以外的外延区1406上；耗尽型MOS器件的栅极1404’，形成于外延层1406的正面，该耗尽型MOS器件的栅极1404’覆盖沟道区1413并延伸至第二阱区1402’以外的外延区1406上；第二增强型MOS器件的栅极1404”，形成于外延区1406的正面，该第二增强型MOS器件的栅极1404”覆盖第三掺杂区1405”的至少一部分并延伸至第三阱区1402”以外的外延区1406上；P型掺杂的第一引出区1409，与第一掺杂区1405并列形成于第一阱区1402内；P型掺杂的第二引出区1409’，与第二掺杂区1405’并列形成于第二阱区1402’内；P型掺杂的第三引出区1409”，与第三掺杂区1405”并列形成于第三阱区1402”内。

其中，第一阱区1402、第一引出区1409以及第一掺杂区1405经由第二电极1403短路，形成第一增强型MOS器件的源极；第二阱区1402’、第二引出区1409’以及第二掺杂区1405’经由第三电极1403’短路，形成耗尽型MOS器件的源极；第三阱区1402”、第三引出区1409”以及第三掺杂区1405”经由第四电极1403”短路，形成第二增强型MOS器件的源极。

第一增强型MOS器件的栅极1404、耗尽型MOS器件的栅极1404’和第二增强型MOS器件的栅极1404”可以包括栅介质层以及位于该栅介质层上的栅电极，该栅电极例如可以是多晶硅栅电极。

该复合器件中还可以集成有隔离结构1410以隔离第一增强型MOS器件和耗尽型MOS器件，该隔离结构1410可以位于第一增强型MOS器件的元胞部分1408以及耗尽型MOS器件的元胞部分1408’之间。进一步而言，该隔离结构1410可以包括：P型掺杂的浮空阱区1415，该浮空阱区1415与第一阱区1402、第二阱区1402’并列形成在外延区1406的正面，该浮空阱区1415位于第一阱区1402和第二阱区1402’之间；形成于外延区1406正面的第一栅1414，该第一栅1414覆盖浮空阱区1415的至少一部分和第一阱区1402的至少一部分，该第一栅1414还覆盖浮空阱区1415和第一阱区1402之间的外延区1406；形成于外延区1406正面的第二栅1416，该第二栅1416覆盖浮空阱区1415的至少一部分和第二阱区1402’的至少一部分，该第二栅1416还覆盖浮空阱区1415和第二阱区1402’之间的外延区1406。该第一栅1414和第一阱区1402短路，例如可以通过第二电极1403短路，但并不限于此；第二栅1416和第二阱区1402’短路，例如可以通过第三电极1403’短路，但并不限于此。

该复合器件中还可以集成有隔离结构1410’以隔离耗尽型MOS器件和第二增强型MOS器件。该隔离结构1410’可以位于第二增强型MOS器件的元胞部分1408”以及耗尽型MOS器件的元胞部分1408’之间。该隔离结构1410’可以包括：P型掺杂的浮空阱区1415’，该浮空阱区1415’与第三阱区1402”、第二阱区1402’并列形成在外延区1406的正面，该浮空阱区1415’位于第三阱区1402”和第二阱区1402’之间；形成于外延区1406正面的第三栅1414’，该第三栅1414’覆盖浮空阱区1415’的至少一部分和第三阱区1402”的至少一部分，该第三栅1414’还覆盖浮空阱区1415’和第三阱区1402”之间的外延区1406；形成于外延区1406正面的第四栅1416’，该第四栅1416’覆盖浮空阱区1415’的至少一部分和第二阱区1402’的至少一部分，该第四栅1416’还覆盖浮空阱区1415’和第二阱区1402’之间的外延区1406。该第三栅1414’和第三阱区1402”短路，例如可以通过第四电极1403”短路，但并不限于此；第四栅1416’和第二阱区1402’短路，例如可以通过第三电极1403’短路，但并不限于此。

该复合器件中还可以集成有隔离结构1410”以隔离第一增强型MOS器件和第二增强型MOS器件。该隔离结构1410”可以位于第二增强型MOS器件的元胞部分1408”以及第一增强型MOS器件的元胞部分1408之间。该隔离结构1410”可以包括：P型掺杂的浮空阱区1415”，该浮空阱区1415”与第三阱区1402”、第一阱区1402并列形成在外延区1406的正面，该浮空阱区1415”位于第三阱区1402”和第一阱区1402之间；形成于外延区1406正面的第五栅1414”，该第五栅1414”覆盖浮空阱区1415”的至少一部分和第三阱区1402”的至少一部分，该第五栅1414”还覆盖浮空阱区1415”和第三阱区1402”之间的外延区1406；形成于外延区1406正面的第六栅1416”，该第六栅1416”覆盖浮空阱区1415”的至少一部分和第一阱区1402的至少一部分，该第六栅1416”还覆盖浮空阱区1415”和第一阱区1402之间的外延区1406。该第五栅1414”和第三阱区1402”短路，例如可以通过第四电极1403”短路，但并不限于此；第六栅1416”和第一阱区1402短路，例如可以通过第二电极1403短路，但并不限于此。

其中，该浮空阱区1415、浮空阱区1415’以及浮空阱区1415’’可以和第一阱区1402、第二阱区1402’和第三阱区1402”通过同一注入工艺形成。该第一栅1414、第二栅1416、第三栅1414’、第四栅1416’、第五栅1414”、第六栅1416”可以包括栅介质层以及位于该栅介质层上的栅电极，该栅电极例如可以是多晶硅栅电极。

在第一增强型MOS器件的元胞部分1408、耗尽型MOS器件的元胞部分1408’和第二增强型MOS器件的元胞部分1408”以外的区域，还可以具有高压环1407，高压环1407可以包括多个P型掺杂1410，该高压环1407可以对应于图13所示的区域1307。

结合他13和图14，上述三个器件都位于同一个高压环1407内，高压环1407的结构可以和增强型MOS器件或者耗尽型MOS器件的高压环结构等同。根据具体应用，器件的电流大小的需求可以发生改变，相应地可以调整有源区1308、1308’和1308’’的面积大小，以满足实际应用的需求。

第六实施例

随着产品应用发展，后续会出现对系统工作电压越来越低的趋势。当对隔离耐压的要求降低，譬如10V以下的时候，针对上述复合器件结构可以进一步的简化。

如图15，图15示出了系统工作电压降低后的复合器件的剖面结构图，该复合器件包括第一增强型MOS器件的元胞部分1508和耗尽型MOS器件的元胞部分1508’，二者都是有源区。该复合器件的结构与第一实施例基本相同，也包括外延区1506、第一电极1501、第一阱区1502、第一掺杂区1505、第一引出区1509、第二阱区1502’、第二掺杂区1505’、第二引出区1509’、第一增强型MOS器件的栅极1504、耗尽型MOS器件的栅极1504’，第二电极1503、第三电极1503’。

该实施例与第一实施例的区别主要在于隔离结构的具体结构不同，该实施例的隔离结构中不包含浮空阱区和第一栅，仅仅保留了形成于外延区1506正面的第二栅1516。该第二栅1516覆盖第一阱区1502的至少一部分和第二阱区1502’的至少一部分，该第二栅1516还覆盖第一阱区1502和第二阱区1502’之间的外延区1506。该第二栅1516和第二阱区1502’短路，例如可以通过第三电极1503’短路，但并不限于此。

相比于第一实施例，该复合器件可以进一步简化隔离结构，节省复合器件的面积，降低成本。

图15所示的实施例是在第一实施例的基础上变更得到的，省去了隔离结构中的浮空阱区和第一栅，但需要的是，该隔离结构也适用于上述其他各个实施例。

另外，作为隔离结构的另一种变形，在第一实施例的基础上还可以省去隔离结构中的浮空阱区和第二栅，仅保留第一栅。更加具体而言，该隔离结构可以包括：形成于外延区正面的第一栅，该第一栅覆盖第一阱区的至少一部分和第二阱区的至少一部分，该第一栅还覆盖第一阱区和第二阱区之间的外延区，该第一栅和第一阱区短路，例如可以通过第二电极短路，但并不限于此。与图15所示的隔离结构类似的，上述隔离结构的变形也可以适用于前述各个实施例。

需要说明的是，上述各个实施例中各个掺杂区域的掺杂类型是以N型器件为例进行说明的，该领域技术人员应当理解，对于P型器件而言，可以将各个掺杂区域的掺杂类型反型。上述各个实施例中，该第一增强型MOS器件和第二增强型MOS器件优选为VDMOS器件。另外，该复合器件中的第一增强型MOS器件、第二增强型MOS器件和耗尽型MOS器件的数量都可以是一个或者多个。

2017年12月11日，《复合器件及开关电源》获得第十九届中国专利优秀奖。

第1部分 开关电源的基本原理

第1章 绪论

1.1 开关电源简介

1.1.1 开关电源的发展历史

1.1.2 开关电源技术的发展方向

1.2 稳压电源

1.2.1 线性电源

1.2.2 开关电源原理

1.2.3 线性电源与开关电源的比较

1.2.4 单片开关电源

1.3 开关电源的分类

1.4 开关电源的主要技术指标

1.5 需要掌握的基本概念

第2章 开关电源中的电力电子元器件及特性

2.1 电阻

2.1.1 电阻的基本知识

2.1.2 电阻的型号命名方法

2.1.3 电阻阻值的标注方法

2.1.4 电阻的分类

2.1.5 常用电阻

2.1.6 电阻的选用及注意事项

2.2 电容

2.2.1 电容的基本知识

2.2.2 电容的型号命名方法

2.2.3 电容容量的标注方法

2.2.4 电容的分类

2.2.5 常用电容

2.2.6 电容的选用及注意事项

2.3 电感

2.3.1 电感的基本知识

2.3.2 电感的型号命名方法

2.3.3 电感量的标注方法

2.3.4 电感的分类

2.3.5 常用电感

2.3.6 电感的选用及注意事项

2.4 场效应管

2.4.1 场效应管的基本知识

2.4.2 场效应管的命名方法

2.4.3 场效应管的分类

2.4.4 结型场效应管

2.4.5 绝缘栅型场效应管

2.4.6 场效应管的选用及注意事项

2.5 双极型晶体管

2.5.1 双极型晶体管的基本知识

2.5.2 双极型晶体管的命名方法

2.5.3 双极型晶体管的分类

2.5.4 常用的双极型晶体管

2.5.5 双极型晶体管的选用及注意事项

2.6 IGBT

2.6.1 IGBT的基本知识

2.6.2 IBGT的分类

2.6.3 IGBT的结构和工作原理

2.6.4 IGBT的基本特性

2.6.5 IGBT的总结

2.7 变压器

2.7.1 变压器在电源技术中的作用

2.7.2 变压器的基本原理

2.7.3 常见的变压器

2.7.4 高频脉冲变压器原理

2.7.5 变压器的选用及注意事项

第3章 基本PWM变换器的主电路拓扑

3.1 概述

3.2 Buck变换器

3.2.1 电路结构及工作原理

3.2.2 电路关键节点波形

3.2.3 主要参数的计算方法

3.2.4 Buck变换器的优、缺点

3.3 Boost变换器

3.3.1 电路结构及工作原理

3.3.2 电路关键节点波形

3.3.3 主要参数的计算方法

3.3.4 Boost变换器的优、缺点

3.4 Buck-Boost变换器

3.4.1 电路结构及工作原理

3.4.2 电路关键节点波形

3.4.3 主要参数的计算方法

3.4.4 Buck-Boost变换器的优、缺点

3.5 CuK变换器

3.5.1 电路结构及工作原理

3.5.2 电路关键节点波形

3.5.3 主要参数的计算方法

3.5.4 CuK变换器的优、缺点

第4章 变压器隔离的DC-DC变换器拓扑结构

4.1 概述

4.2 单端正激式结构

4.2.1 简介

4.2.2 电路结构及工作原理

4.2.3 电路关键节点波形

4.2.4 主要参数的计算方法

4.2.5 正激式电路的优、缺点

4.3 单端反激式结构

4.3.1 简介

4.3.2 电路结构及工作原理

4.3.3 电路关键节点波形

4.3.4 主要参数的计算方法

4.3.5 反激式电路的优、缺点

4.4 半桥式电路结构

4.4.1 简介

4.4.2 电路结构及工作原理

4.4.3 电路关键节点波形

4.4.4 主要参数的计算方法

4.4.5 半桥式电路的优、缺点

4.5 全桥式电路结构

4.5.1 简介

4.5.2 电路结构及工作原理

4.5.3 电路关键节点波形

4.5.4 主要参数的计算方法

4.5.5 全桥式电路的优、缺点

4.6 推挽式电路结构

4.6.1 简介

4.6.2 电路结构及工作原理

4.6.3 电路关键节点波形

4.6.4 主要参数的计算方法

4.6.5 推挽式电路的优、缺点

第2部分 开关电源的设计

第5章 开关电源一次侧电路的设计

5.1 输入保护电路的设计

5.1.1 输入保护电路的基本构成

5.1.2 熔丝管

5.1.3 熔断电阻器

5.1.4 功率型负温度系数热敏电阻

5.1.5 压敏电阻器

5.2 电磁干扰滤波器

5.2.1 开关电源的噪声及其抑制方法

5.2.2 简易电磁干扰滤波器的设计

5.2.3 复杂电磁干扰滤波器的设计

5.3 开关电源输入整流电路

5.3.1 输入整流二极管

5.3.2 输入整流桥

5.3.3 倍压整流及交流输入电压转换电路的设计

5.4 功率开关管

5.4.1 双极结型晶体管

5.4.2 功率场效应晶体管

5.5 高频变压器

5.5.1 高频变压器磁芯

5.5.2 高频变压器绕组导线

第6章 开关电源二次侧电路的设计

6.1 输出整流二极管及稳压二极管

6.1.1 二极管的性能参数

6.1.2 快恢复及超快恢复二极管

6.1.3 肖特基势垒二极管的选择

6.1.4 几种整流二极管的性能比较

6.1.5 稳压二极管的选择

6.2 输出滤波电容的计算与选择

6.2.1 输出滤波电容的容量计算

6.2.2 选用输出滤波电容的注意事项

6.3 磁珠的选择

6.3.1 磁珠的性能特点

6.3.2 磁珠的选择方法

6.4 光电耦合器

6.4.1 光电耦合器的工作原理

6.4.2 线性光电耦合器

6.5 可调式精密并联稳压器的选择

6.5.1 TL431型可调式精密并联稳压器

6.5.2 NCP100型可调式精密并联稳压器

第7章 开关电源的控制电路设计

7.1 自激式PWM控制电路

7.1.1 工作原理

7.1.2 典型应用

7.2 TL494型PWM控制电路

7.2.1 工作原理

7.2.2 典型应用

7.3 SG3525型PWM控制电路

7.3.1 工作原理

7.3.2 典型应用

7.4 UC3842型电流模式PWM控制电路

7.4.1 工作原理

7.4.2 典型应用

7.5 TOPSwitch-Ⅱ系列PWM控制电路

7.5.1 工作原理

7.5.2 典型应用

7.6 TinySwitch-Ⅱ系列PWM控制电路

7.6.1 工作原理

7.6.2 典型应用

第8章 印制电路板的设计

8.1 开关电源的PCB设计规范

8.2 元器件的布局

8.3 印制电路板的布线

第3部分 开关电源应用实例

第9章 开关电源的典型应用实例

9.1 降压式开关稳压器实例分析

9.1.1 电路原理图

9.1.2 工作原理

9.2 升压式开关稳压器实例分析

9.2.1 电路原理图

9.2.2 工作原理

9.3 笔记本电脑开关电源实例分析

9.3.1 电路原理图

9.3.2 工作原理

9.4 单端正激式开关电源实例分析

9.4.1 电路原理图

9.4.2 工作原理

9.5 单端反激式开关电源实例分析

9.5.1 电路原理图

9.5.2 工作原理

9.6 半桥式开关电源实例分析

9.6.1 电路原理图

9.6.2 工作原理

9.7 全桥式开关电源实例分析

9.7.1 电路原理图

9.7.2 工作原理

第10章 电子设计竞赛电源设计与制作实例

10.1 全国大学生电子设计竞赛简介

10.2 简易数控直流电压源设计

10.2.1 设计要求

10.2.2 方案比较

10.2.3 系统设计

10.2.4 程序设计

10.2.5 系统调试

10.3 数控直流电流源设计

10.3.1 设计要求

10.3.2 方案论证

10.3.3 系统硬件设计

10.3.4 系统软件设计

10.3.5 系统测试

10.4 开关稳压电源设计

10.4.1 设计要求

10.4.2 方案论证

10.4.3 系统设计

10.4.4 系统测试

第11章 开关电源的测试

11.1 开关电源的性能指标

11.2 开关电源的测试方法

11.3 开关电源的测试记录及数据处理

11.4 高频变压器磁饱和的检测方法2100433B

本书以突出新器件、新电路和新技术为特点，系统介绍了直流开关电源技术及应用。内容包括直流开关电源稳压原理、性能指标、测试方法、新型功率开关及驱动电路，新型高频整流电路，各种硬开关、软开关DC/DC变换器和控制器，功率因数校正技术，开关电源干扰及抑制技术，开关电源并联技术，开关电源技术的典型应用等。

本书内容丰富，取材广泛，既有流行实用电路，又有新颖前沿技术。在论述方法上先易后难，深入浅出。本书可作为高等院校相关专业选修课教材及开关电源维护使用人员的培训教材，还可供从事开关电源设计、使用、维护的工程技术人员以及其他相关电子工程技术人员参考。

《开关电源原理设计及实例》在介绍开关电源基本原理的基础上，依次阐述了开关电源一次侧、二次侧电路的设计，分析了几种典型开关电源电路的设计实例，并结合全国大学生电子设计竞赛中的电源设计题目给出了设计方案、完整电路图、测试过程及详细数据和波形。《开关电源原理设计及实例》所讲内容可帮助读者快速、全面、系统地掌握开关电源的设计与制作知识。《开关电源原理设计及实例》的特点是由浅入深，易读易懂，开关电源的拓扑结构，开关电源的控制电路，开关电源的辅助电路，电路板的布局、布线方法，高频变压器的制作等内容的阐述系统、深入。