选择特殊符号
选择搜索类型
请输入搜索
第1章 高速系统设计简介
1.1 PCB设计技术回顾
1.2 什么是“高速”系统设计
1.3 如何应对高速系统设计
1.3.1 理论作为指导和基准
1.3.2 实践经验积累
1.3.3 时间效率平衡
1.4 小结
第2章 高速系统设计理论基础
2.1 微波电磁波简介
2.2 微波传输线
2.2.1 微波等效电路物理量
2.2.2 微波传输线等效电路
2.3 电磁波反射
2.4 微波传输介质
2.4.1 微带线Microstrip Line
2.4.2 微带线的损耗
2.4.3 带状线Strip Line
2.4.4 同轴线Coaxial Line
2.4.5 双绞线 Twist Line
2.4.6 差分传输线
2.4.7 差分阻抗
2.5 “阻抗”的困惑
2.5.1 阻抗的定义
2.5.2 为什么要考虑阻抗
2.5.3 传输线结构和传输线阻抗
2.5.4 瞬时阻抗和特征阻抗
2.5.5 特征阻抗和信号完整性
2.5.6 为什么是50Ω
2.6 阻抗的测量
2.7 “阻抗”的困惑之答案
2.8 小结
第3章 信号完整性简介
3.1 什么是信号完整性
3.2 信号完整性问题分类
3.3 反射的产生和预防
3.3.1 反射的产生
3.3.2 反射的消除和预防
3.3.2.1 匹配
3.3.2.2 拓扑结构设计
3.4 串扰的产生和预防
3.4.1 串扰的产生
3.4.2 串扰的预防与消除
3.5 电源完整性分析
3.5.1 电源系统设计目标
3.5.2 电源系统设计方法
3.5.3 电容的理解
3.5.4 SSN分析和应用
3.6 电磁兼容性EMC和电磁干扰EMI
3.7 影响信号完整性的其他因素
3.8 小结
第4章 Cadence高速系统设计工具
4.1 Cadence高速系统设计流程
4.2 约束管理器Constrain Manager
4.3 SigXplorer信号完整性分析工具
4.3.1 S参数(Scattering parameters)
4.3.2 过孔模型生成(Via Modeling)
4.3.3 通道分析CA(Channel Analysis)
4.4 前仿和后仿
第5章 Cadence高速系统设计流程及工具使用
5.1 高速电路设计流程的实施条件分析
5.2 IBIS模型和DML模型
5.2.1 IBIS模型介绍
5.2.2 IBIS文件介绍
5.2.3 DML模型
5.2.4 如何获得IBIS模型
5.2.5 在Cadence中使用IBIS模型
5.2.6 IBIS2 SigNoise的警告和错误参考
5.3 仿真库的建立和设置
5.4 仿真分析条件设置
5.4.1 Cross-section——PCB叠层设置
5.4.2 DC Nets——直流电压设置
5.4.3 Devices——器件类型和管脚属性设置
5.4.4 SI Models——为器件指定模型
5.4.5 SI Audit——仿真条件的检查
5.5 系统设计和(预)布局
5.6 使用SigXP进行仿真分析
5.6.1 拓扑结构抽取
5.6.2 在SigXP中进行仿真
5.6.2.1 设置激励和仿真类型
5.6.2.2 设置仿真参数
5.6.2.3 查看仿真结果
5.6.2.4 为什么要进行参数扫描仿真
5.7 约束规则生成
5.7.1 简单约束设计——Prop Delay
5.7.2 拓扑约束设计——Wiring
5.7.3 时序相关约束设计——Switch-Settle Delay
5.8 约束规则的应用
5.8.1 层次化约束关系
5.8.2 约束规则的映射
5.8.3 Constrain Mananer的使用
5.9 布线后的仿真分析和验证
5.9.1 布线后仿真的必要性
5.9.2 布线后仿真流程
5.10 电源完整性设计
5.10.1 电源完整性设计方法
5.10.2 电源完整性设计分析步骤
5.10.3 多节点仿真分析
5.10.4 电容的布局和布线
5.10.5 合理认识电容的有效去耦半径
5.11 SSN的设计分析
5.12 小结
第6章 高速系统设计实例设计分析
6.1 设计实例介绍
6.2 DDR设计分析
6.2.1 DDR规范的DC和AC特性
6.2.2 DDR规范的时序要求
6.2.3 DDR芯片的电气特性和时序要求
6.2.4 DDR控制器的电气特性和时序要求
6.3 仿真库的建立
6.3.1 DDR芯片的IBIS文件处理
6.3.2 FPGA的IBIS模型文件处理
6.3.3 仿真库的建立
6.4 仿真条件设置——Setup Advisor
6.4.1 设置叠层和阻抗特性
6.4.2 设置电压
6.4.3 器件类型和模型设置
6.5 (预)布局
6.6 仿真约束的生成和实施
6.6.1 网络整理和仿真对象规划
6.6.2 结构抽取与仿真分析
6.6.3 DDR地址总线约束定义
6.6.4 DDR数据总线仿真分析和约束
6.6.4.1 DDR数据总线仿真分析
6.6.4.2 DDR数据总线时序仿真分析
6.6.5 DDR数据总线约束定义
6.6.6 约束的时序验证
6.7 约束实施和布线
6.8 布线后的仿真验证0
6.9 DDR总线的其他分析技术
6.9.1 DDR2和DDR3介绍
6.9.2 DDR2仿真分析设计方法
6.9.3 DIMM系统设计分析方法
6.10 电源完整性——多节点仿真分析
6.11 灵活使用Cadence高速设计流程
第7章 高速串行差分信号仿真分析及技术发展挑战
7.1 高速串行信号介绍
7.2 Cadence中高速串行信号仿真分析流程和方法
7.2.1 系统级设计
7.2.2 互连设计和S参数
7.2.3 通道分析和预加重设计
7.2.4 时域分析和验证
7.3 3.125Gbps差分串行信号设计实例仿真分析
7.3.1 设计用例说明
7.3.2 设计用例解析
7.3.3 设计用例的使用
7.4 高速串行信号设计挑战
7.4.1 有损传输线和PCB材料的选择
7.4.2 高频差分信号的布线和匹配设计
7.4.3 过孔的Stub效应
7.4.4 连接器信号分布
7.4.5 预加重和均衡
7.4.6 阻抗,还是阻抗
7.4.7 6 Gbps,12 Gbps!然后
7.5 5Gbps以上的高速差分串行信号仿真和IBIS-AMI模型
7.5.1 5 Gbps以上的高速差分串行信号仿真
7.5.2 IBIS-AMI模型
7.6 抖动(Jitter)
7.6.1 认识抖动(Jitter)
7.6.2 实时抖动分析
7.6.3 抖动各分量的典型特征
第8章 实战后的思考
参考书目
术语和缩略词2100433B
电路设计,尤其是现代高速电路系统的设计,是一个随着电子技术的发展而日新月异的工作,具有很强的趣味性,也具有相当的挑战性。《高速电路设计与仿真分析:Cadence实例设计详解》的目的是要使电子系统设计工程师们能够更好地掌握高速电路系统设计的方法和技巧,跟上行业发展要求。因此,《高速电路设计与仿真分析:Cadence实例设计详解》由简到难、由理论到实践讲述了如何使用Cadence工具进行高速电路系统设计,以及利用仿真分析对设计进行指导和验证。 《高速电路设计与仿真分析:Cadence实例设计详解》定位于那些希望挑战高速电路系统设计的工程师,他们应该已经具备了相应的电子系统设计的基本知识和技能。
第2版前言第1版前言第1章 土方工程1.1 土的分类与工程性质1.2 场地平整、土方量计算与土方调配1.3 基坑土方开挖准备与降排水1.4 基坑边坡与坑壁支护1.5 土方工程的机械化施工复习思考题第2...
前言第一章 现代设计和现代设计教育现代设计的发展现代设计教育第二章 现代设计的萌芽与“工艺美术”运动工业革命初期的设计发展状况英国“工艺美术”运动第三章 “新艺术”运动“新艺术”运动的背景法国的“新艺...
建筑设计资料集(一)1 常用数据2 人体尺度3 模数4 制图图例5 透视·阴影6 色彩7 形态构成8 标志9 楼梯10 电梯11 防火12 防爆13 防辐射14 防腐蚀15 无障碍设计16 经济17 ...
电厂图书目录
柜号 序号 G1 1 G1 2 G1 3 G2 4 G2 5 G2 6 G2 7 G2 8 G2 9 G1 10 G2 11 G2 12 G2 13 G2 14 G1 15 G1 16 G1 17 G2 18 G2 19 G2 20 G1 21 G3 22 G3 23 G3 24 G3 25 G3 26 G3 27 G1 28 G1 29 G3 30 G3 31 G2 32 G2 33 G2 34 G2 35 G2 36 G2 37 G2 38 下右 39 下右 40 下右 41 下右 42 下右 43 下右 44 下右 45 下右 46 下右 47 下右 48 下右 49 下右 50 下右 51 下右 52 下右 53 下左 54 下左 55 下左 56 下左 57 下左 58 下左 59 下左 60 下左 61 下左 62 下左 63 下左 64 下左 65 下左 66 下左 67 下
工程常用图书目录
1 工程常用图书目录(电气、给排水、暖通、结构、建筑) 序号 图书编号 图书名称 价格(元) 备注 JTJ-工程 -24 2009JSCS-5 全国民用建筑工程设计技术措施-电气 128 JTJ-工程 -25 2009JSCS-3 全国民用建筑工程设计技术措施-给水排水 136 JTJ-工程 -26 2009JSCS-4 全国民用建筑工程设计技术措施-暖通空调 ?动力 98 JTJ-工程 -27 2009JSCS-2 全国民用建筑工程设计技术措施-结构(结构体系) 48 JTJ-工程 -28 2007JSCS-KR 全国民用建筑工程设计技术措施 节能专篇-暖通空调 ?动力 54 JTJ-工程 -29 11G101-1 混凝土结构施工图平面整体表示方法制图规则和构造详图(现浇混凝土框架、剪力墙、框架 -剪力墙、框 支剪力墙结构、现浇混凝土楼面与屋面板) 69 代替 00G101
《MATLAB控制系统仿真与实例详解》从读者角度出发,以实用、易懂为特点,贴近读者的实际学习过程,充分满足读者的学习需求。
《MATLAB控制系统仿真与实例详解》语言简洁,叙述清晰,图文并茂,实例丰富,是广大读者学习MATLAB的理想选择。
《MATLAB控制系统仿真与实例详解》通过大量的实际案例,对MATLAB7x的功能、操作及其在控制系统中的应用进行了细致的叙述,书中的大部分实例都经过了试验和验证,是作者多年来从事工程与科研项目的结晶。
内容深入浅出,实例丰富且具有代表性,实用性很强全面系统地介绍了MATLAB在各控制系统中的应用系统地讲解了MATLAB7×中与控制工程相关的基础工具箱函数。
《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法,并结合实例,详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时,在常见的数字信号高速电路设计方面,《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》详细介绍了同步系统、DDRx(源同步系统)和高速串行传输的特点,以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》还介绍了常用的信号完整性和电源完整性的相关测试手段及方法,简要介绍了从芯片、封装到电路板的系统级仿真设计方法。
《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》特点是理论和实例相结合,并且基于Cadence Allegro Sigrity 的设计平台,使读者可以在软件的实际操作过程中,理解各方面的高速电路设计理念,同时熟悉仿真工具和分析流程,发现相关的问题并运用类似的设计、仿真方法去解决。
《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》适合从事芯片、封装、电路板设计及数字电路硬件设计的人员参考学习。
《Cadence高速电路设计——AllegroSigrity SI/PI/EMI设计指南》主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法,并结合实例,详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时,在常见的数字信号高速电路设计方面,《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》详细介绍了同步系统、DDRx(源同步系统)和高速串行传输的特点,以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》还介绍了常用的信号完整性和电源完整性的相关测试手段及方法,简要介绍了从芯片、封装到电路板的系统级仿真设计方法。
《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》特点是理论和实例相结合,并且基于Cadence Allegro Sigrity 的设计平台,使读者可以在软件的实际操作过程中,理解各方面的高速电路设计理念,同时熟悉仿真工具和分析流程,发现相关的问题并运用类似的设计、仿真方法去解决。
《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》适合从事芯片、封装、电路板设计及数字电路硬件设计的人员参考学习。