异步计数器的计数脉冲没有加到所有触发器的CP端。当计数脉冲到来时，各触发器的翻转时刻不同。分析时，要特别注意各触发器翻转所对应的有效时钟条件。异步二进制计数器是计数器中最基本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。

1.异步二进制加法计数器

必须满足二进制加法原则:逢二进一(1+1=10，即Q由1→0时有进位。)

组成二进制加法计数器时，各触发器应当满足:

① 每输入一个计数脉冲，触发器应当翻转一次(即用T′触发器);

② 当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。

2.异步二进制减法计数器

必须满足二进制数的减法运算规则:0-1不够减，应向相邻高位借位，即10-1=1。

组成二进制减法计数器时，各触发器应当满足:

① 每输入一个计数脉冲，触发器应当翻转一次(即用T′触发器);

② 当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。

图中显示的是3位二进制异步减计数器的逻辑图和状态图。从初态000开始，在第一个计数脉冲作用后，触发器FF0由0翻转为1(Q0的借位信号)，此上升沿使FF1也由0翻转为1(Q1的借位信号)，这个上升沿又使FF2 由0翻转为1，即计数器由000变成了111状态。在这一过程中，Q0向Q1进行了借位,Q1向Q2进行了借位。此后，每输入1个计数脉冲，计数器的状态按二进制递减(减1)。输入第8个计数脉冲后，计数器又回到000状态，完成一次循环。因此，该计数器是23进制(模8)异步减计数器，它同样具有分频作用。

综上所述，可对二进制异步计数器归纳出以下两点:

(1)n位二进制异步计数器由n个处于计数工作状态(对于D 触发器，使Di=Qin;对于JK 触发器,使Ji=Ki=1) 的触发器组成。各触发器之间的连接方式由加、减计数方式及触发器的触发方式决定。对于加计数器,若用上升沿触发的触发器组成，则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端相连(即进位信号应从触发器的Q 端引出);若用下降沿触发的触发器组成,则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端连接。对于减计数器，各触发器的连接方式则相反。

(2)在二进制异步计数器中，高位触发器的状态翻转必须在低一位触发器产生进位信号(加计数)或借位信号(减计数)之后才能实现。故又称这种类型的计数器为串行计数器。也正因为如此，异步计数器的工作速度较低。