选择特殊符号

选择搜索类型

热门搜索

首页 > 百科 > 建设工程百科

高速集成电路系统级封装电磁-热-应力协同分析设计

《高速集成电路系统级封装电磁-热-应力协同分析设计》是依托上海交通大学,由毛军发担任项目负责人的重点项目。

高速集成电路系统级封装电磁-热-应力协同分析设计基本信息

高速集成电路系统级封装电磁-热-应力协同分析设计结题摘要

系统级封装是实现电子系统多功能化、小型化、低功耗、低成本的主流技术。随着集成度的不断提高,三维系统级封装中的电磁场、热场、力场相互耦合的特性越来越明显,进行电磁、热与应力的协同分析与设计是必然的发展趋势和要求。本项目针对系统级封装在多物理场仿真和设计集成领域面临的关键基础理论与技术难题进行深入研究,取得了一系列重要的理论成果和关键技术突破。开发了适用于复杂三维系统级封装结构的一系列高效多物理场仿真算法,在此基础上自主开发了功能强大的ETS多物理场实用化仿真软件,已在中物院等多家单位得到应用。设计发明了低损耗、高带宽的高速互连技术和多款高性能的高速信道噪声抑制结构。基于多通道并行传输的基片集成同轴互连阵列,通道间的隔离指标优异,可实现太比特的数据传输率(设计样品支持的最高速率为1.35Tbps,为文献报道的电互连最高数据速率),成功解决了系统级封装芯片间的高速率数据传输难题,已在华为公司试用。提出了电磁-热-应力的协同分析设计方法并成功研制了射频前端模块的系统级封装样品。采用电-热-应力多物理场协同分析技术,揭示了无源元件、有源器件、互连结构和芯片模块及其封装结构的性能参数随温度与应力的变化规律。基于BCB工艺实现了多芯片的封装集成,样品的多物理仿真分析结果与实测结果的一致性较好。在此基础上对工作频率为30GHz的射频前端收发模块进行了协同设计和封装制备,性能指标达到设计要求,体积和重量比现有射频前端模块缩小50%以上。基于项目成果,在IEEE汇刊等权威期刊和会议上发表论文67篇,获得IEEE亚太微波会议(APMC)等国际知名学术会议最佳论文(包括最佳学生论文)4篇,出版学术专著1部,申请国家发明专利10项,软件著作权7项。培养了多名青年学术骨干人才,包括国家自然科学基金青年科学基金获得者2人,德国洪堡学者1人,国际无线电科学联合会(URSI)青年科学家奖获得者1人。项目负责人当选为中国科学院院士。 2100433B

查看详情

高速集成电路系统级封装电磁-热-应力协同分析设计造价信息

  • 市场价
  • 信息价
  • 询价

集成电路测试仪

  • 1CT-33C
  • 13%
  • 成都天大仪器设备有限公司
  • 2022-12-08
查看价格

集成电路测试仪

  • 1ST6500
  • 13%
  • 成都天大仪器设备有限公司
  • 2022-12-08
查看价格

集成电路测试仪

  • GVT-6600
  • 13%
  • 成都天大仪器设备有限公司
  • 2022-12-08
查看价格

集成电路测试仪

  • GUT-660A
  • 13%
  • 成都天大仪器设备有限公司
  • 2022-12-08
查看价格

集成电路测试仪

  • SIMI-100
  • 13%
  • 成都天大仪器设备有限公司
  • 2022-12-08
查看价格

施工梯(液压高速)

  • SC200/200Y
  • 台·月
  • 深圳市2013年8月信息价
  • 建筑工程
查看价格

施工梯(液压高速)

  • SC200/200Y
  • 台·月
  • 深圳市2013年7月信息价
  • 建筑工程
查看价格

施工梯(液压高速)

  • SC200/200Y
  • 台·月
  • 深圳市2012年10月信息价
  • 建筑工程
查看价格

施工梯(液压高速)

  • SCD200/200Y
  • 台·月
  • 深圳市2011年2月信息价
  • 建筑工程
查看价格

施工梯(液压高速)

  • SCD200/200Y
  • 台·月
  • 深圳市2011年1月信息价
  • 建筑工程
查看价格

集成电路在线测试系统

  • TH2424
  • 5832台
  • 1
  • 普通
  • 含税费 | 不含运费
  • 2015-10-22
查看价格

集成电路控制中心

  • 800×800×1500
  • 1台
  • 1
  • 百海(深圳)水处理有限公司
  • 中高档
  • 含税费 | 含运费
  • 2021-06-15
查看价格

集成电路测试仪

  • 1ST6500
  • 7台
  • 1
  • 普通
  • 含税费 | 含运费
  • 2015-11-02
查看价格

集成电路测试仪

  • 1CT-33C
  • 4台
  • 1
  • 普通
  • 不含税费 | 不含运费
  • 2015-08-05
查看价格

集成电路测试仪

  • GUT-660A
  • 9台
  • 1
  • 普通
  • 含税费 | 不含运费
  • 2015-07-31
查看价格

高速集成电路系统级封装电磁-热-应力协同分析设计项目摘要

电子信息系统的多功能化、小型化、低功耗、低成本是用户不断提出的要求,也一直是其发展方向。高速集成电路系统级封装技术是实现这些发展方向的最新主流技术之一,但面临着电磁问题及与其相关的热与机械应力问题需要解决。本项目围绕高速集成电路三维系统级封装技术最新发展趋势和国家重大战略需求,拟开展考虑了电磁、热与应力混合多物理场相互耦合、相互制约的高速三维系统级封装的电磁-热-应力协同分析与设计研究,提出一系列面向三维系统级封装中典型场景的混合多物理机制建模和仿真方法,解决三维系统级封装的多尺度和多物理场耦合分析问题,提出三维系统级封装电磁、热与应力特性优化设计的流程与准则,结合协同分析,实现典型三维系统级封装电磁-热-应力一体化设计并得到设计工具,掌握系统级封装的性能测试技术,为我国高速集成电路三维系统级封装技术的快速发展和应用打下坚实的理论方法基础并突破关键技术。

查看详情

高速集成电路系统级封装电磁-热-应力协同分析设计常见问题

查看详情

高速集成电路系统级封装电磁-热-应力协同分析设计文献

电磁兼容与高速电路设计3 电磁兼容与高速电路设计3

电磁兼容与高速电路设计3

格式:pdf

大小:11.3MB

页数: 76页

电磁兼容与高速电路设计3

86封装工艺属于集成电路制造工艺的 86封装工艺属于集成电路制造工艺的

86封装工艺属于集成电路制造工艺的

格式:pdf

大小:11.3MB

页数: 2页

尽信书不如无书 -------#16---504 1、 封装工艺属于集成电路制造工艺的()工序。 2、 按照器件与电路板连接方式,封装可分为引脚插入型( PTH)和()两大类。 3、 芯片封装所使用的材料有许多,其中金属主要为()材料。 4、 ()技术的出现解决了芯片小而封装大的矛盾。 5、 在芯片贴装工艺中要求:已切割下来的芯片要贴装到引脚架的中间焊盘上,焊盘的尺寸 要与芯片的大小要() 。 6、 在倒装焊接后的芯片下填充,由于毛细管虹吸作用,填料被吸入并向芯片基板的中心流 动,一个 12.7mm 见方的芯片,()分钟可完全充满缝隙,用料大约 0.031ml。 7、 用溶剂来去飞边毛刺通常只适用于()的毛刺。 8、 如果厚膜浆料的有效物质是一种绝缘材料,则烧结后的膜是一种介电体,通常可用于制 作()。 9、 能级之间电位差越大,噪声越() 。 10、 薄膜电路的顶层材料一般是() 。

电路系统分析与设计内容介绍

本书内容由三部分组成:1.电路分析基础,即第1章至第5章,主要介绍了电路分析的三种基本规律;电路分析的基本方法;电路基本定理及其应用。2.网络系统理论,即第6章至第10章,重点阐述了现代电路系统分析理论和计算机辅助分析技术。3.现代电路系统设计,即第11章,介绍了现代滤波器设计基础、有源RC滤波器设计方法、现代集成滤波器设计和计算机辅助设计技术。

查看详情

电路系统分析与设计特点

本书的主要特点是:第一,将电路系统分析与设计有机融合在一起,既系统地阐述了理论,又突出了工程应用,做到了理论联系实际,理论与实用技术相结合。第二,将电路理论与系统理论有机地融合在一起,既将现代系统理论的观点、方法用于电路理论中,又将电路理论中的新方法、新成果推广到系统中;既反映了科学发展的趋势,也有得对学生创新能力的培养。第三,将电路分析基础、网络系统理论和电路系统综合设计有机地融合在一起,避免了三部分内容独立设课,造成学时过多、交叉重复的问题,有利于学生学习。第四,广泛应用了计算机技术,全书自始至终地突出了物理概念的论述和基本方法的应用;自始至终地以有源电路系统为研究对象,例题丰富,并且具有典型性和启发性。

2100433B

查看详情

集成电路封装IC封装

1、BGA(ball grid array)

球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只 能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。

2、BQFP(quad flat package with bumper)

带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。

3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。

4、C-(ceramic)

表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。

5、Cerdip

用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。

6、Cerquad

表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。

7、CLCC(ceramic leaded chip carrier)

带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。

8、COB(chip on board)

板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和 倒片 焊技术。

9、DFP(dual flat package)

双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。

10、DIC(dual in-line ceramic package)

陶瓷DIP(含玻璃密封)的别称(见DIP).

11、DIL(dual in-line)

DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。

12、DIP(dual in-line package)

双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。 引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。

13、DSO(dual small out-lint)

双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。

14、DICP(dual tape carrier package)

双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机 械工 业)会标准规定,将DICP 命名为DTP。

15、DIP(dual tape carrier package)

同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。

16、FP(flat package)

扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。

17、flip-chip

倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。

18、FQFP(fine pitch quad flat package)

小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。

19、CPAC(globe top pad array carrier)

美国Motorola 公司对BGA 的别称(见BGA)。

20、CQFP(quad fiat package with guard ring)

带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。

21、H-(with heat sink)

表示带散热器的标记。例如,HSOP 表示带散热器的SOP。

22、pin grid array(surface mount type)

表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得 不 怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。

23、JLCC(J-leaded chip carrier)

J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。

24、LCC(Leadless chip carrier)

无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。

25、LGA(land grid array)

触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻 抗 小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。

26、LOC(lead on chip)

芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片 的 中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。

27、LQFP(low profile quad flat package)

薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。

28、L-QUAD

陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。

29、MCM(multi-chip module)

多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低 。 MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。

MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的,但成本也高。

30、MFP(mini flat package)

小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。

31、MQFP(metric quad flat package)

按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm~2.0mm 的标准QFP(见QFP)。

32、MQUAD(metal quad)

美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空 冷 条件下可容许2.5W~2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。

33、MSP(mini square package)

QFI 的别称(见QFI),在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。

34、OPMAC(over molded pad array carrier)

模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。

35、P-(plastic)

表示塑料封装的记号。如PDIP 表示塑料DIP。

36、PAC(pad array carrier)

凸点陈列载体,BGA 的别称(见BGA)。

37、PCLP(printed circuit board leadless package)

印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引

脚中心距有0.55mm 和0.4mm 两种规格,正处于开发阶段。

38、PFPF(plastic flat package)

塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。

39、PGA(pin grid array)

陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64 到447 左右。 了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PG A。 另外,还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。

40、piggy back

驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如,将EPROM 插入插座进行调试。这种封装基本上都是 定制 品,市场上不怎么流通。

41、PLCC(plastic leaded chip carrier)

带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出,呈丁字形 , 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用,现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm,引脚数从18 到84。 J 形引脚不易变形,比QFP 容易操作,但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前,两者的区别仅在于前者用塑料,后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P -LCC 等),已经无法分辨。为此,日本电子机械工业会于1988 年决定,把从四侧引出 J 形引 脚的封装称为QFJ,把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。

42、P-LCC(plastic teadless chip carrier)(plastic leaded chip currier)

有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分

LSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。

43、QFH(quad flat high package)

四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。

44、QFI(quad flat I-leaded packgac)

四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。

45、QFJ(quad flat J-leaded package)

四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。

材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC),用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。

陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。

46、QFN(quad flat non-leaded package)

四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP 小,高度 比QFP 低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多,一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。

塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外, 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。

47、QFP(quad flat package)

四侧引脚扁平封装。表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时, 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器,门陈列等数字 逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。 日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为 QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。

另外,有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP,至使名称稍有一些混乱 。 QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂 保护 环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见Gerqa d)。

48、QFP(FP)(QFP fine pitch)

小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。

49、QIC(quad in-line ceramic package)

陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。

50、QIP(quad in-line plastic package)

塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。

51、QTCP(quad tape carrier package)

四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。

52、QTP(quad tape carrier package)

四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。

53、QUIL(quad in-line)

QUIP 的别称(见QUIP)。

54、QUIP(quad in-line package)

四列引脚直插式封装。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。

55、SDIP (shrink dual in-line package)

收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54 mm),

因而得此称呼。引脚数从14 到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。

56、SH-DIP(shrink dual in-line package)

同SDIP。部分半导体厂家采用的名称。

57、SIL(single in-line)

SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。

58、SIMM(single in-line memory module)

单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。

59、SIP(single in-line package)

单列直插式封装。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 至23,多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。

60、SK-DIP(skinny dual in-line package)

DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。

61、SL-DIP(slim dual in-line package)

DIP 的一种。指宽度为10.16mm,引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。

62、SMD(surface mount devices)

表面贴装器件。偶尔,有的半导体厂家把SOP 归为SMD(见SOP)。

63、SO(small out-line)

SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。

64、SOI(small out-line I-leaded package)

I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。

65、SOIC(small out-line integrated circuit)

SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。

66、SOJ(Small Out-Line J-Leaded Package)

J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此 得名。 通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI 电路,但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM )。

67、SQL(Small Out-Line L-leaded package)

按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。

68、SONF(Small Out-Line Non-Fin)

无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别,有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。

69、SOF(small Out-Line package)

小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。

SOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10~40 的领域,SOP 是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8 ~44。

另外,引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。

70、SOW (Small Outline Package(Wide-Jype))

宽体SOP。部分半导体厂家采用的名称。

71、COB(Chip On Board)

通过bonding 将IC裸片固定于印刷线路板上。也就是是将芯片直接粘在PCB上用引线键合达到芯片与PCB的电气联结然后用黑胶包封。COB的关键技术在于Wire Bonding(俗称打线)及Molding(封胶成型),是指对裸露的机体电路晶片(IC Chip),进行封装,形成电子元件的制程,其中IC藉由焊线(Wire Bonding)、覆晶接合(Flip Chip)、或卷带接合(Tape Automatic Bonding;简称(TAB)等技术,将其I/O经封装体的线路延伸出来。

72、COG(Chip on Glass)

国际上正日趋实用的COG(Chip on Glass)封装技术。对液晶显示(LCD)技术发展大有影响的封装技术。 解读词条背后的知识

    • 中金普华产业研究院 深圳市中金普华管理咨询有限公司官方帐号

      江苏苏州-高性能中央处理器等集成电路封装测试项目可行性报告

      高性能中央处理器等集成电路封装测试项目1、项目建设主要内容项目建成后,形成年封测中高端集成电路产品 4420 万块的生产能力。2、项目市场前景FCBGA(Flip Chip Ball Grid Array)这种被称为倒装芯片球栅格阵列的封装形式,主要指基于 Bump 互连的...

      2021-03-191
    • 查IC 查IC网专业的IC交易平台

      查IC网分享异构集成与集成电路封装技术的演进

      异构集成技术是指将单独制造的组件集成到更高级别的组件或系统封装(SiP)中,总体而言,该组件提供了增强的功能和改进的操作特性。此外,这类组件可以是任何一种产品,例如微机电系统(MEMS)、高带宽存储器(HBM)的组装封装(例如,无源元件)等(图1)。图1异构集成技术如何工作...

      2020-09-070
    • 金榜眼 财经领域创作者

      集成电路封装测试板块四大龙头

      晶方科技(603005):专注于传感器领域的封装测试业务公司主要专注于传感器领域的封装测试业务,拥有多样化的先进封装技术,同时具备8英寸、12英寸晶圆级芯片尺寸封装技术规模量产封装能力,为全球晶圆级芯片尺寸封装服务的主要提供者与技术引领者。封装产品主要包括影像传感器芯片、生...

      2020-08-130
    • 阿莱思斯 专注于全自动点胶机和胶水材料及相关设备等

      精密点胶机如何满足高精度集成电路封装技术需求?

      集成电路封装在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座,集成电路封装时伴随着集成电路的发展而前进的,集成电路的集成度越来越高,功能越来越复杂因而对于封装的要求也越来越高。集成电路封装主要会应用到精密点胶机,它的高精度点胶很适合高精度集成电路封装的要求。集成电路封...

      2019-08-300

查看详情

相关推荐

立即注册
免费服务热线: 400-888-9639